找到约 3,878 条结果
www.eeworm.com
最后在MATLAB仿真的基础上，利用Altera公司的Cyclone2系列FPGA芯片和多种EDA工具，完成了L M S自适应滤波器的FPGA设计。
2023-09-25 05:10:01
下载 3
查看 4,431
www.eeworm.com
在综合分析算法特性的基础上，选择Altera公司生产的CycloneⅡ系列中的EP2C35F672C6作为目标芯片，利用分层模块化设计思想，在Altera公司提供的QuartusⅡ开发环境中，利用原理图设计输入和
2023-09-27 15:10:02
下载 2
查看 6,367
www.eeworm.com
本文采用Altera公司的CycloneⅡ系列芯片，根据提升小波算法设计图像检索的小波变换模块。文章最核心的算法-提升格式小波变换的一维变换模块设计和二维变换模块设计是我们研究的重点。
2023-10-01 02:20:01
下载 10
查看 6,691
www.eeworm.com
本论文主要讨论了如何利用FPGA来实现一个DDS系统，该DDS系统的硬件结构是以FPGA为核心实现的，使用Altera公司的Cyclone系列FPGA。
2023-10-05 07:40:01
下载 3
查看 443
www.eeworm.com
该系统以Altera公司Cyclone系列的FPGA:EP1C6Q240和ADI公司的视频解码芯片ADV7183B为核心，辅以看门狗电路。
2023-10-13 03:40:02
下载 8
查看 7,290
www.eeworm.com
随后，提出了该装置软件部分设计思想，其中重点介绍了DSP部分的FFT算法设计、ARM部分的UC/OS-II操作系统移植和MiniGUI图形界面开发。
2013-06-15 16:20:01
下载 198
查看 1,163
www.eeworm.com
设计基于Xilinx的Virtex- II系列的FPGA的硬件平台,在ISE7.1中编译综合，最后通过Modelsim仿真验证。分辨率为352×288大小的源图像，在不同的压缩等级设置下，均测试通过。
2013-04-24 16:38:23
下载 147
查看 1,149
www.eeworm.com
随后，提出了该装置软件部分设计思想，其中重点介绍了DSP部分的FFT算法设计、ARM部分的UC/OS-II操作系统移植和MiniGUI图形界面开发。
2013-05-22 09:50:01
下载 172
查看 1,126
www.eeworm.com
介绍了嵌入式操作系统UC/OS-II的原理及特点，UC/GUI的特点及应用。对系统各功能模块的软件设计进行了研究，包括嵌入式操作系统上任务的设计和通讯、系统人机界面的设计。
2013-07-22 06:10:01
下载 129
查看 1,105
www.eeworm.com
在Xilinx公司的Virtex-II系列FPGA上设计并成功实现了RS(208，192)编译码器。
2013-07-20 13:20:01
下载 181
查看 1,139
www.eeworm.com
在此基础上，本文采用VerilogHDL硬件描述语言在Altera公司的Quartus II开发平台上设计了同步解调系统中的各个模块，还对各模块和整个系统在ModelSim中进行了时序仿真验证，并对设计中出现的问题进行了修正
2013-07-14 12:10:01
下载 177
查看 1,080
www.eeworm.com
只是DDR 在某些功能上进行了改进，所以DDR 有时也被称为
SDRAM II。
2014-01-13 22:26:02
下载 40
查看 1,084
www.eeworm.com
包括 Quartus II、Synplify Pro 软件的基本应用，ROM、RAM 模块的生成，8051Core 的封装及应用测试。
2013-10-16 22:52:01
下载 178
查看 1,090
www.eeworm.com
包括 Quartus II、Synplify Pro 软件的基本应用，ROM、RAM 模块的生成，8051Core 的封装及应用测试。
2013-10-26 10:20:01
下载 173
查看 1,075
www.eeworm.com
只是DDR 在某些功能上进行了改进，所以DDR 有时也被称为
SDRAM II。
2013-10-18 09:52:01
下载 108
查看 1,098
www.eeworm.com
Layer Interface以太网物理层接口
Chapter 15：Expansion Connectors 扩展接口
Chapter 16：XC2C64A CoolRunner-II
2022-06-19 00:30:01
下载 7
查看 8,992
www.eeworm.com
；12脚为电源供电端；13
脚为输出控制端，该脚接地时为并联单端输出方式，接14脚时为推挽输出方式；14脚为5V基
准电压输出端，最大输出电流10mA；15、16脚是误差放大器II
2022-09-17 23:00:02
下载 6
查看 5,369
www.eeworm.com
在此基础上，本文采用VerilogHDL硬件描述语言在Altera公司的Quartus II开发平台上设计了同步解调系统中的各个模块，还对各模块和整个系统在ModelSim中进行了时序仿真验证，并对设计中出现的问题进行了修正
2023-06-09 02:40:42
下载 4
查看 2,264
www.eeworm.com
本文所设计的位置预估模块、SPWM模块和SVPWM模块是用VHDL语言描述，并经QUARTUS II软件编译、适配、布局布线和仿真后，最终在Altera的低成本系列FPGA(ACEXlK)上实现的；具有执行速度快
2023-09-24 01:40:01
下载 1
查看 8,484
www.eeworm.com
随后，提出了该装置软件部分设计思想，其中重点介绍了DSP部分的FFT算法设计、ARM部分的UC/OS-II操作系统移植和MiniGUI图形界面开发。
2023-09-24 11:10:01
下载 1
查看 8,698