找到约 5,063 条结果
www.eeworm.com
用MATLAB设计FIR滤波器，在由FPGA利用Verilog HDL实现
2024-11-03 21:50:02
下载 7
查看 6,444
www.eeworm.com
数码管显示非常经典的verilog源码 适合初学者学习
2024-12-16 12:40:02
下载 7
查看 6,084
www.eeworm.com
verilog RTL语言完成后，需要对其功能实现进行仿真验证
2025-02-28 20:30:01
下载 10
查看 5,021
www.eeworm.com
基于Quartus11环境的用Verilog实现的梁祝乐谱
2025-04-24 03:50:01
下载 9
查看 5,899
www.eeworm.com
FPGA实现矩阵键盘控制,绝对经典，绝对物有所值Verilog语言
2025-04-27 23:30:01
下载 7
查看 9,478
www.eeworm.com
进行数码管动态显示的Verilog程序，仅供参考
2025-05-30 15:50:01
下载 4
查看 9,556
www.eeworm.com
用verilog编写的自动售电话卡机，用于大学课程设计
2025-11-17 09:18:35
下载 5
查看 468
www.eeworm.com
十六位乘法器 verilog hdl quartusii 9.0 modelsim 仿真平台
2025-11-17 14:51:51
下载 8
查看 457
www.eeworm.com
基于FPGA编写的16位乘法器，verilog编写，分享给大家！
2025-11-20 05:40:03
下载 10
查看 158
www.eeworm.com
此程序是使用quartus ii verilog语言编写的cyclone的串口驱动
2026-01-01 17:23:26
下载 1
查看 22
www.eeworm.com
一个verilog的小程序，希望对初学者会有帮助
2026-01-02 14:17:22
下载 3
查看 28
www.eeworm.com
介绍了一种用FPGA 器件实现电话计费系统
的方法, 并给出了设计框图和详细设计过程, 设计采用Verilog_HDL 硬件语言。
2016-08-24 10:55:02
下载 152
查看 1,109
www.eeworm.com
这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.
2013-11-29 05:09:02
下载 77
查看 1,265
www.eeworm.com
FPGA&SOPC快速入门教程(PDF)，基于Verilog HDL语言，开发环境Quartus
2013-08-14 22:30:01
下载 90
查看 1,158
www.eeworm.com
adi串行AD AD9229的控制使用ISE平台 Verilog语言\r\n
2013-08-19 16:00:01
下载 111
查看 1,068
www.eeworm.com
512x8存储器模型,及其测试台，用verilog写
2014-01-19 18:20:01
下载 138
查看 1,047
www.eeworm.com
16-bit数的偶数奇偶校验及阶乘运算，用verilog写
2015-01-29 00:03:02
下载 191
查看 1,171
www.eeworm.com
16位高速加法器，采用verilog语言编写，已经成功仿真，能够运行
2013-12-24 21:41:10
下载 167
查看 1,158
www.eeworm.com
精简CPU设计，需要的可以下来看看,是VERILOG语言写的
2015-10-28 10:53:02
下载 159
查看 1,036
www.eeworm.com
六个数码码动态扫描接口程序，用VERILOG语言编写的
2013-12-25 20:33:09
下载 79
查看 1,065