找到约 2,168 条结果
www.eeworm.com
常用模块的Verilog-HDL设计
"font-family:Verdana, Geneva, sans-serif;white-space:normal;background-color:#F5F5F5;">常用模块的Verilog-HDL
www.eeworm.com
常用模块的Verilog-HDL设计
Verilog HDL是一种硬件描述语言（，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
www.eeworm.com
Verilog HDL程序设计与实践
本书通过100多个模块实例，详细地讲解了veriloghdl程序设计语言，全书共分13章，内容涉及veriloghdl语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、spimastercontroller、i2cmastercontroller、canprotocolcontroller、memory模块、jpeg图像压缩模块
www.eeworm.com
基于HDL的FPGA设计流程概述
FPGA设计流程指南
本部门所承担的FPGA设计任务主要是两方面的作用：系统的原型实现和ASIC的原型验证。
编写本流程的目的是： z 在于规范整个设计流程，实现开发的合理性、一致性、高效性。 z 形成风格良好和完整的文档。 z 实现在FPGA不同厂家之间以及从FPGA到ASIC的顺利移植。 z 便于新员工快速掌握本部门FPGA的设计流程。
由于目前所用到的FPGA器件以Al
www.eeworm.com
Verilog HDL的基础知识.pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->Verilog HDL的基础知识.pdf
www.eeworm.com
Verilog HDL 综合实用教程.pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->Verilog HDL 综合实用教程.pdf
www.eeworm.com
Verilog HDL硬件描述语言.pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->Verilog HDL硬件描述语言.pdf
www.eeworm.com
基于Verilog HDL语言的FPGA设计
采用 Verilog HDL 语言在Altera 公司的FPGA 芯片上实现了RISC_CPU 的关键部件
状态控制器的设计,以及在与其它各种数字逻辑设计方法的比较下,显示出使用Verilog
状态控制器的设计,以及在与其它各种数字逻辑设计方法的比较下,显示出使用Verilog
www.eeworm.com
verilog hdl coding DDR sdram control for fpga
verilog hdl coding DDR sdram control for fpga
www.eeworm.com
Testbench对HDL模块进行功能仿真
本书主要以HDL（verilog/vhdl）为例，详细讲述了在IC DESIGN FLOW中 Verification 以及Test的设计思想、方法和技巧，涵概了测试的各个方面， 是目前进行IC设计的同仁们最为推荐的一本宝典