找到约 5,359 条结果
www.eeworm.com
Verilog 电梯控制器设计
设计一个八层楼房自动电梯控制器，用八个 LED显示电梯行进过程，并有数码管显示电梯当前所在楼层位置，在每层电梯入口处设有请求按钮开关，请求按钮按下则相应楼层的LED
2016-06-01 20:28:02
下载 126
查看 1,197
www.eeworm.com
在EP1C6Q240上实现示波器的逻辑代码.Verilog编写!很好用.调试成功.
2014-11-28 00:09:01
下载 73
查看 1,100
www.eeworm.com
verilog仿真工具modelsim的使用教程,幻灯片形式的,图文并茂,简单易学.经典的老教材
2016-08-04 00:51:01
下载 133
查看 1,085
www.eeworm.com
FPGA开发板上写的Verilog代码：
功能是从电脑端发送一个字节，然后把它接收回来。
2013-12-14 16:35:02
下载 61
查看 1,137
www.eeworm.com
verilog code
array_multiplier
output [7:0] product
input [3:0] wire_x
input [3:0] wire_y
2014-01-04 09:46:12
下载 89
查看 1,103
www.eeworm.com
模拟电路设计软件仿真语言和数字语言VERILOG想对应主要用于模拟系统建模
2014-01-05 15:47:07
下载 88
查看 1,087
www.eeworm.com
vhdl语言和verilog语言转换工具
能很容易的实现两种语言的相互转换
2013-12-25 00:30:01
下载 124
查看 1,079
www.eeworm.com
使用verilog语言实现FPGA上的串口程序编写，可实现9600波特率下的收发功能，且占用逻辑单元较少
2022-11-12 14:30:02
下载 9
查看 8,289
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->数字电路EDA 入门：VHDL 程序实例集.PDF
2023-05-10 22:30:05
下载 7
查看 5,858
www.eeworm.com
书名：Verilog-HDL实践与应用系统设计，主要内容包括硬件描述语言、组合和时序逻辑电路、触发器、应用系统设计实例等
2023-10-08 00:50:01
下载 2
查看 4,083
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->cpld与8051的总线接口vhdl设计源码.rar
2024-10-05 14:00:01
下载 3
查看 5,227
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL程序实例集 167页 3.1M.PDF
2024-12-10 19:30:02
下载 7
查看 7,799
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL中Loop动态条件的可综合转化.pdf
2024-12-17 21:00:02
下载 10
查看 6,273
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL数字系统设计与高层次综合.dat
2024-12-31 19:20:01
下载 9
查看 8,780
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->FPGA_VHDL快速工程实践入门与提高.rar
2025-01-08 23:40:01
下载 3
查看 7,580
www.eeworm.com
摘 要：以上海地区的出租车计费器为例，利用Verilog HDL语言设计了出租车计费器，使其具有时间
显示、计费以及模拟出租车启动、停止、复位等功能，并设置了动态扫描电路显示车费和对应时间，显示
了硬件描述语言
2014-12-06 21:36:02
下载 60
查看 1,135
www.eeworm.com
所用语言为Verilog HDL.
2015-05-02 10:16:01
下载 88
查看 1,041
www.eeworm.com
这是CAN总线控制器的IP核，源码是由Verilog HDL编写的。其硬件结构与SJA1000类似，满足CAN2.0B协议。
2014-01-05 23:19:10
下载 136
查看 1,085
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL语言100例详解 511页 7.4M.pdf
2023-05-20 00:20:03
下载 2
查看 3,798
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL在高速图像采集系统中的应用设计.pdf
2024-07-20 02:00:01
下载 6
查看 8,494