找到约 837 条结果
www.eeworm.com

ST公司计时器中的时间更新

Figure 1 shows how the non-volatile, static memory array and the quartz controlled clock oscillator,
2024-01-21 10:50:01 下载 10 查看 1,988
www.eeworm.com

* DEFINITION * This a set of math functions that deal with time. The functions accept * 4-digit

Time of day * values are valid if they conform to normally accepted clock values of * 1:00 to 12:
2014-01-15 15:26:14 下载 168 查看 1,108
www.eeworm.com

各位高手

各位高手,本人老是中这个毒,帮我看一下是什么么东西。
2016-02-03 00:25:02 下载 76 查看 1,023
www.eeworm.com

IOP

IOP,我也不知道是什么的代码,忘记了,大家随便看看吧
2016-12-20 00:15:02 下载 149 查看 1,060
www.eeworm.com

dm500

dm500 教你认识市场上的DM500S都是什么
2024-04-29 17:30:01 下载 1 查看 1,699
www.eeworm.com

UC3842

电流控制性脉宽控制器 基本资料,是什么,用途等其他
2024-05-24 10:40:02 下载 9 查看 2,039
www.eeworm.com

RS232

RS232 通讯原理 ,RS485通讯原理,RS422 是什么.
2025-06-28 10:40:02 下载 6 查看 9,973
www.eeworm.com

现在漏洞已经封了,所以把源码没加密的部分公开,应该有点值得大家学习的地方, 技术是什么呢?技术就是细心和发现.可能我真不应该公开这个漏洞,结果一下子 就让QQ公司封了,没办法,大家关注我,我将会再

现在漏洞已经封了,所以把源码没加密的部分公开,应该有点值得大家学习的地方, 技术是什么呢?
2013-12-26 22:35:08 下载 62 查看 1,081
www.eeworm.com

dsp2407的函数库

dsp2407的函数库,c语言编写,有io,adc,clock
2015-04-04 00:27:02 下载 157 查看 1,083
www.eeworm.com

16位cpu设计VHDL源码

16位cpu设计VHDL源码,其中包括alu,clock,memory等部分的设计
2016-06-30 10:53:01 下载 151 查看 1,172
www.eeworm.com

对CS5504系列A D转换器片上门晶振工作及相关应用的介绍

Most A/D converters require a clock source for operation. Some converters, such as the
CS5101A, C
2024-04-17 02:00:02 下载 4 查看 4,767
www.eeworm.com

电子时钟VHDL顶层程序

顶层设计VHDL程序 --文件名:clock.vhd。 --功能:时钟的顶层设计。
2024-12-20 09:20:02 下载 5 查看 3,941
www.eeworm.com

1602液晶显示

1602 LCD Show DS1302 Clock.hex1602液晶显示hex文件
2025-04-27 11:30:01 下载 7 查看 9,543
www.eeworm.com

人工智能的课程作业

输入动物特征,系统判断是什么动物。
2017-05-11 10:28:02 下载 199 查看 1,038
www.eeworm.com

ppt模板

ppt模板,296个,需要的下,虽然不是什么代码,也可以为部分人使用
2014-01-18 22:38:13 下载 133 查看 1,083
www.eeworm.com

VerilogHDL设计方法概述

它的主要作用是什么
2024-04-26 15:10:01 下载 6 查看 1,990
www.eeworm.com

使用Verilog编写的同步FIFO

使用Verilog编写的同步FIFO,可通过设置程序中的DEPTH设置FIFO的深度,FIFO_WRITE_CLOCK上升沿向FIFO中写入数据,\r\nFIFO_READ_CLOCK上升沿读取数据。
2013-08-12 01:30:01 下载 131 查看 1,082
www.eeworm.com

使用Verilog编写的同步FIFO

使用Verilog编写的同步FIFO,可通过设置程序中的DEPTH设置FIFO的深度,FIFO_WRITE_CLOCK上升沿向FIFO中写入数据, FIFO_READ_CLOCK上升沿读取数据。
2017-04-08 00:39:01 下载 163 查看 1,060
www.eeworm.com

基于STM32的电子时钟设计

基于STM32的电子时钟设计 Design of Electronic Clock based on STM32
2022-10-21 11:00:02 下载 10 查看 3,613
www.eeworm.com

用C166系列微控制器的CPU时钟实现对IIC总线的软件仿真

This is a software emulation of I2C-bus using CPU time of the C166 family to generate the clock and
2023-12-04 04:20:02 下载 1 查看 7,550
‹ 上一页 1 ... 12 13 14 15 16 17 18 19 20 21 22 ... 42 下一页 ›