找到约 8,857 条结果
www.eeworm.com
基于matlab FPGA verilog的FIR滤波器设计
本例程实现8阶滤波器，9个系数，由于系数的对称性，h(0)=h(8)，h1(1)=h(7)，h(2)=h(6)，h(3)=h(5)，h(4)为中间单独一个系数。
实现框图：
推导出当系数N为偶数时,例如N=4：y(n)=h(0)*{x(0)+x(n-3)}+h(1)*{x(n-1)+x(n-2)}
当系数N为奇数时，例如N=5：y(n)=h(0)*{x(0
www.eeworm.com
北航-夏宇闻-Verilog-HDL语法详细讲解
该文档为verilog学习方法讲解文档，是一份很不错的参考文档，可以下载来看看，，，，，，，，，，，，，，，，，，，，，
www.eeworm.com
Verilog HDL数字设计与综合（第二版）
本书从用户的角度全面阐述了Verilog HDL语言的重要细节和基本设计方法，并详细介绍了Verilog 2001版的主要改进部分。
www.eeworm.com
硬件描述语言Verilog(第四版)
·【原书名】 The Verilog Hardware Description Language(Fourth Edition) 【
www.eeworm.com
UART FPGA实现过程文档说明，及VERILOG HDL代码
UART FPGA实现过程文档说明，及VERILOG HDL代码
www.eeworm.com
通过Verilog例子了解FPGA原型设计（书和源码）
通过Verilog例子了解FPGA原型设计（书和源码）
www.eeworm.com
基于Verilog HDL设计的多功能数字钟
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim