找到约 3,523 条结果
www.eeworm.com
多种设计输入方法
– Quartus II
• 原理图式图形设计输入
• 文本编辑
– AHDL, VHDL, Verilog
• 内存编辑
.
2015-04-24 09:50:57
下载 71
查看 6,094
www.eeworm.com
高速FPGA（NIOS II）系统设计和实现.
31. 电路一款SD卡读卡器电路图,图中有详细的引脚标记.
32. 算法导论.
33. 基于恩智浦dsp芯片的fir滤波源码.
2015-04-24 09:50:58
下载 10
查看 4,735
www.eeworm.com
37. μC/OS-II 学习指导
uC/OS-II
源码公开的嵌入式实时多任务操作系统内核.
38.
2015-04-24 09:50:58
下载 30
查看 8,410
www.eeworm.com
35. uc/os II 在80X86上的移值,源码.BLOCK部分.
36. 《嵌入式实时操作系统uCOS-II》(第二版.
37.
2015-04-24 09:50:59
下载 11
查看 6,850
www.eeworm.com
16. nios ii 开发板原理图.
17. 嵌入式操作系统ucos ii在visual studio vc下运行.
18. pspice的教程.
19.
2015-04-24 09:51:00
下载 50
查看 9,896
www.eeworm.com
随后，提出了该装置软件部分设计思想，其中重点介绍了DSP部分的FFT算法设计、ARM部分的UC/OS-II操作系统移植和MiniGUI图形界面开发。
2013-06-15 16:20:01
下载 198
查看 1,163
www.eeworm.com
⑵采用Cyclone II器件实现的对象存储控制器的网络接口，包含处理器模块、内存模块、Flash模块等核心组成部分，提供千兆以太网的网络接口和PCI(周边元件扩展接口)总线的主机接口，还具备电源模块、
2013-04-24 16:38:22
下载 197
查看 1,124
www.eeworm.com
设计基于Xilinx的Virtex- II系列的FPGA的硬件平台,在ISE7.1中编译综合，最后通过Modelsim仿真验证。分辨率为352×288大小的源图像，在不同的压缩等级设置下，均测试通过。
2013-04-24 16:38:23
下载 147
查看 1,149
www.eeworm.com
随后，提出了该装置软件部分设计思想，其中重点介绍了DSP部分的FFT算法设计、ARM部分的UC/OS-II操作系统移植和MiniGUI图形界面开发。
2013-05-22 09:50:01
下载 172
查看 1,126
www.eeworm.com
介绍了嵌入式操作系统UC/OS-II的原理及特点，UC/GUI的特点及应用。对系统各功能模块的软件设计进行了研究，包括嵌入式操作系统上任务的设计和通讯、系统人机界面的设计。
2013-07-22 06:10:01
下载 129
查看 1,105
www.eeworm.com
在Xilinx公司的Virtex-II系列FPGA上设计并成功实现了RS(208，192)编译码器。
2013-07-20 13:20:01
下载 181
查看 1,139
www.eeworm.com
在此基础上，本文采用VerilogHDL硬件描述语言在Altera公司的Quartus II开发平台上设计了同步解调系统中的各个模块，还对各模块和整个系统在ModelSim中进行了时序仿真验证，并对设计中出现的问题进行了修正
2013-07-14 12:10:01
下载 177
查看 1,080
www.eeworm.com
只是DDR 在某些功能上进行了改进，所以DDR 有时也被称为
SDRAM II。
2014-01-13 22:26:02
下载 40
查看 1,084
www.eeworm.com
包括 Quartus II、Synplify Pro 软件的基本应用，ROM、RAM 模块的生成，8051Core 的封装及应用测试。
2013-10-16 22:52:01
下载 178
查看 1,090
www.eeworm.com
包括 Quartus II、Synplify Pro 软件的基本应用，ROM、RAM 模块的生成，8051Core 的封装及应用测试。
2013-10-26 10:20:01
下载 173
查看 1,075
www.eeworm.com
只是DDR 在某些功能上进行了改进，所以DDR 有时也被称为
SDRAM II。
2013-10-18 09:52:01
下载 108
查看 1,098
www.eeworm.com
Layer Interface以太网物理层接口
Chapter 15：Expansion Connectors 扩展接口
Chapter 16：XC2C64A CoolRunner-II
2022-06-19 00:30:01
下载 7
查看 8,992
www.eeworm.com
；12脚为电源供电端；13
脚为输出控制端，该脚接地时为并联单端输出方式，接14脚时为推挽输出方式；14脚为5V基
准电压输出端，最大输出电流10mA；15、16脚是误差放大器II
2022-09-17 23:00:02
下载 6
查看 5,369
www.eeworm.com
在此基础上，本文采用VerilogHDL硬件描述语言在Altera公司的Quartus II开发平台上设计了同步解调系统中的各个模块，还对各模块和整个系统在ModelSim中进行了时序仿真验证，并对设计中出现的问题进行了修正
2023-06-09 02:40:42
下载 4
查看 2,264
www.eeworm.com
本文所设计的位置预估模块、SPWM模块和SVPWM模块是用VHDL语言描述，并经QUARTUS II软件编译、适配、布局布线和仿真后，最终在Altera的低成本系列FPGA(ACEXlK)上实现的；具有执行速度快
2023-09-24 01:40:01
下载 1
查看 8,484