找到约 5,359 条结果
www.eeworm.com

基于FPGA的DS18B20控制程序设计及其Verilog实现

DS18B20是一个1-wire总线,12bit的数字温度传感器,其详细的参数这里不做具体的介绍,只讨论其基于Verilog的控制程序的设计
2022-12-30 17:50:02 下载 10 查看 6,983
www.eeworm.com

交通灯状态机的实现

交通灯状态机的实现,用verilog HDL编程,Xilinx ISE 6仿真,在实际电路中得到验证.
2015-07-25 10:43:01 下载 49 查看 1,162
www.eeworm.com

本软件在CPLD上实现数字PWM控制

本软件在CPLD上实现数字PWM控制,用Verilog HDL语言编写,在MAX PLUS II调试成功,可用
2015-08-04 10:12:01 下载 143 查看 1,079
www.eeworm.com

8位加法树乘法器,实现两个8位二进制数相乘

8位加法树乘法器,实现两个8位二进制数相乘,采用verilog hdl
2016-12-19 00:31:01 下载 27 查看 1,401
www.eeworm.com

FIFO先进先出队列

FIFO先进先出队列,一种缓存、或一种管道、设备、接口(Verilog HDL程序,内附说明)
2014-01-22 23:05:14 下载 85 查看 1,053
www.eeworm.com

译码器FPGA下的实验报告

结合EDA技术与VERILOG HDL开发环境总结的实验报告,在multism下仿真运行的到仿真图
2023-10-11 16:00:01 下载 5 查看 2,757
www.eeworm.com

xlinix 公司的 SPARTAN-3 片子 Spartan-3E HDL 设计库指南 本人正在使用 如果需要其他信息的 可以和我联系

xlinix 公司的 SPARTAN-3 片子 Spartan-3E HDL 设计库指南 本人正在使用 如果需要其他信息的 可以和我联系
2014-02-12 20:30:02 下载 77 查看 1,122
www.eeworm.com

bison源代码.bison 是替代yacc的语法分析程序生成器. yacc是 Yet Another Compiler Compiler的缩写. bison又是什么呐 是一个生成可以分析文本文件结构

bison源代码.bison 是替代yacc的语法分析程序生成器. yacc是 Yet Another Compiler Compiler的缩写. bison又是什么呐 是一个生成可以分析文本文件结构的程序的程序
2013-12-22 20:05:06 下载 34 查看 1,221
www.eeworm.com

基于QUARTUSII软件 实现FPGA(ATERA CYCLONE II系列)与SD卡SD模式通信源码

基于QUARTUSII软件 实现FPGA(ATERA CYCLONE II系列)与SD卡SD模式通信\r\n所用语言位verilog HDL
2013-08-20 18:00:01 下载 135 查看 1,314
www.eeworm.com

有两个

有两个,一个用VHDL编写的I2C,一个Verilog hdl语言编写的
2014-12-21 06:50:02 下载 161 查看 1,023
www.eeworm.com

串口通信程序

Verilog hdl硬件描述语言编写。
2024-05-22 23:20:03 下载 6 查看 3,067
www.eeworm.com

本程序为24小时计时器

简单好用,是Verilog HDL语言初学者的指引。
2016-11-20 10:27:01 下载 183 查看 1,053
www.eeworm.com

VHDLcksc.pdf

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDLcksc.pdf
2024-06-17 19:30:01 下载 9 查看 265
www.eeworm.com

Vhdl学习.zip

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->Vhdl学习.zip
2024-06-20 03:20:02 下载 2 查看 947
www.eeworm.com

VHDL.ZIP

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL.ZIP
2024-06-30 08:30:01 下载 4 查看 7,183
www.eeworm.com

AHDL.zip

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->AHDL.zip
2024-07-23 05:30:01 下载 9 查看 1,133
www.eeworm.com

VHDLsDecodersSkeleton.pdf

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDLsDecodersSkeleton.pdf
2024-11-05 16:50:01 下载 7 查看 5,048
www.eeworm.com

VHDL.pdf

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL.pdf
2024-11-29 00:50:01 下载 3 查看 5,519
www.eeworm.com

这是一个关于晶震的一个verilog 源代码,希望对新手有用

这是一个关于晶震的一个verilog 源代码,希望对新手有用
2013-08-23 01:30:01 下载 27 查看 1,104
www.eeworm.com

verilog 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用.

verilog 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用.
2015-04-07 00:21:03 下载 149 查看 1,136
‹ 上一页 1 ... 159 160 161 162 163 164 165 166 167 168 169 ... 268 下一页 ›