找到约 1,933 条结果
www.eeworm.com
基于HDL的FPGA设计流程概述
FPGA设计流程指南
本部门所承担的FPGA设计任务主要是两方面的作用：系统的原型实现和ASIC的原型验证。
编写本流程的目的是： z 在于规范整个设计流程，实现开发的合理性、一致性、高效性。 z 形成风格良好和完整的文档。 z 实现在FPGA不同厂家之间以及从FPGA到ASIC的顺利移植。 z 便于新员工快速掌握本部门FPGA的设计流程。
由于目前所用到的FPGA器件以Al
www.eeworm.com
Verilog HDL的基础知识.pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->Verilog HDL的基础知识.pdf
www.eeworm.com
Verilog HDL 综合实用教程.pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->Verilog HDL 综合实用教程.pdf
www.eeworm.com
Verilog HDL硬件描述语言.pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->Verilog HDL硬件描述语言.pdf
www.eeworm.com
基于Verilog HDL语言的FPGA设计
采用 Verilog HDL 语言在Altera 公司的FPGA 芯片上实现了RISC_CPU 的关键部件
状态控制器的设计,以及在与其它各种数字逻辑设计方法的比较下,显示出使用Verilog
状态控制器的设计,以及在与其它各种数字逻辑设计方法的比较下,显示出使用Verilog
www.eeworm.com
verilog hdl coding DDR sdram control for fpga
verilog hdl coding DDR sdram control for fpga
www.eeworm.com
Testbench对HDL模块进行功能仿真
本书主要以HDL（verilog/vhdl）为例，详细讲述了在IC DESIGN FLOW中 Verification 以及Test的设计思想、方法和技巧，涵概了测试的各个方面， 是目前进行IC设计的同仁们最为推荐的一本宝典
www.eeworm.com
Testbench对HDL模块进行功能仿真
本书主要以HDL（verilog/vhdl）为例，详细讲述了在IC DESIGN FLOW中 Verification 以及Test的设计思想、方法和技巧，涵概了测试的各个方面， 是目前进行IC设计的同仁们最为推荐的一本宝典
www.eeworm.com
Testbench对HDL模块进行功能仿真
本书主要以HDL（verilog/vhdl）为例，详细讲述了在IC DESIGN FLOW中 Verification 以及Test的设计思想、方法和技巧，涵概了测试的各个方面， 是目前进行IC设计的同仁们最为推荐的一本宝典
www.eeworm.com
Verilog HDL与数字ASIC设计基础
本书从实用的角度介绍了硬件描述语言verilog hdl基础知识，并重点介绍了可以综合成为硬件电路的语法结构、语句与建模方法。
www.eeworm.com
HDL 编码风格与编码指导,介绍了详细的vhdl和verilog hdl语言的编程风格
HDL 编码风格与编码指导,介绍了详细的vhdl和verilog hdl语言的编程风格
www.eeworm.com
Verilog HDL Synthesis, A Practical Primer 学习Verilog HDL一本很不错的英文书
Verilog HDL Synthesis, A Practical Primer
学习Verilog HDL一本很不错的英文书，比较透彻