www.eeworm.com
计算当前飞机相对本地接收天线的方位和距离、与DSP实时交换数据、上传报表等功能.论文详细分析了接收机信号处理算法在FPGA中的硬件实现方案,在提高系统可靠性、坚固性以及FPGA资源的合理利用方面做了深入的探讨.同时给出不同层次关键模块的HDL
2013-04-24 16:38:33
下载 171
查看 1,139
www.eeworm.com
本课题采用已经取得了很多研究成果的Bussgang类盲均衡算法,主要因为它的计算复杂度小,便于实时实现,具有较好的性能.本文探讨了以FPGA(Field Programmable Gates Array)为平台,使用Verilog HDL
2013-07-25 23:10:02
下载 78
查看 1,163
www.eeworm.com
由硬件描述语言(Hardware Description Language，HDL)描述的电路首先被划分成有限数目的层，然后将这些电路层布局到芯片的每一层，同时确保关键路径的时延最小。
2013-05-24 23:20:01
下载 174
查看 1,110
www.eeworm.com
在ⅡR实现方面，本文采用Verilog HDL语言编写了相应的硬件实现程序，将内置SignalTap Ⅱ逻辑分析器的ⅡR设计下载到FPGA芯片，并利用Altera公司的SignalTap Ⅱ逻辑分析仪进行了定性测试
2013-04-24 16:38:36
下载 142
查看 1,095
www.eeworm.com
内容包括 11本 从零开始学电子丛书:
【从零开始学电子丛书】从零开始学CPLD和Verilog+HDL编程技术
【从零开始学电子丛书】从零开始学单片机C语言
2022-07-25 14:30:02
下载 8
查看 2,673
www.eeworm.com
FPGA芯片的设计
和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具Quartus IⅡ
并结合Verilog-HDL
2022-08-10 21:00:02
下载 4
查看 4,436
www.eeworm.com
Altium Designer 包含所有设计任务所需的工具：原理图和 HDL 设计输入、电路仿真、信号完整性分析、PCB 设计、基于 FPGA 的嵌入式系统设计和开发。
2022-09-14 01:30:02
下载 2
查看 6,639
www.eeworm.com
在Simulink中进行了功能仿真验证，生成了HDL代码，并在Xilinx FPGA中进行了RTL的时序仿真分析。
2023-05-29 04:00:06
下载 1
查看 1,549
www.eeworm.com
最后介绍了论文采用的事物级模型与Verilog HDL协同仿真的方法和系统的控制过程，通过仿真结果的比较，验证了利用二进制翻译模块实现X86指令执行的可行性和优化后的架构较适合于X86翻译系统的应用。
2023-06-20 17:50:07
下载 3
查看 4,560
www.eeworm.com
具体设计中，FPGA使用了Xilinx公司的Spartan-3-XC3S400，软件平台为ISE9.0，使用Verilog HDL语言进行编译并在ISE Simulator中进行了仿真。
2023-09-25 23:00:02
下载 5
查看 6,416
www.eeworm.com
整个系统设计、仿真及验证是在QuartusII软件平台下，用Verilog HDL编程实现的，并在以Altera公司的EP2C8Q208C8芯片为核心设计的硬件平台上得到了验证。
2023-09-26 20:30:01
下载 5
查看 8,571
www.eeworm.com
@@关键词：卷积编码，维特比译码，FPGA，Verilog HDL
2023-09-28 08:20:01
下载 8
查看 3,559
www.eeworm.com
最后，运用Verilog HDL编程语言在QUARTUSⅡ软件平台上，完成了码率1/2的一类通用LDPC码编码器和基于BP based算法的并行译码的译码器的硬件设计，并利用Signal TapⅡ在电路板上得到了验证
2023-09-30 04:30:01
下载 5
查看 6,383
www.eeworm.com
随后介绍了新兴的电子器件FPGA及其开发语言硬件描述语言Verilog HDL，并对基于FPGA的绝对式编码器通信接口电路做了可行性的分析。
2023-09-30 05:50:01
下载 1
查看 2,716
www.eeworm.com
各模块采用Verilog HDL语言进行编写。并通过仿真对系统功能进行了验证，达到了提高系统性能的要求。 RS485是一种具有高抗干扰能力、适合远距离的通信方式。
2023-09-30 23:50:01
下载 6
查看 5,241
www.eeworm.com
本文中的主控制器采用Verilog HDL作为硬件描述语言，系统在Quartus Ⅱ 6.0，Modelsim SE 6.0软件平台下开发，采用FPGA可编程芯片，让整个系统拥有了较大的灵活性，不仅提高了数字接口的转换速度
2023-10-02 02:40:01
下载 1
查看 6,174
www.eeworm.com
论文的工作重点主要有以下几个方面的内容：FPGA及Verilog HDL语言的研究，以及通过FPGA实现ATA协议和IDE接口。
2023-10-02 04:50:01
下载 2
查看 3,892
www.eeworm.com
并在Altera QuartusⅡ 6.0集成开发环境下，采用Verilog HDL语言和调用Altera IP Core单元加以实现。 此外，为验证方案的可行性，本课题从软、硬件两方面对其进行测试。
2023-10-03 08:30:01
下载 1
查看 8,397