但是, 1 分钱 1 分货,这个仿真方案由于先天的缺陷存在若干重大问题: 占用 p
30,p31 端口
占用定时器 2
占用 8 个 sp 空间
2013-11-02 11:40:01
下载 115
查看 1,210
www.eeworm.com
集成开发环境下完成了综合以及后仿真,综合得到的最高工作时钟频率达45.81MHz.在相同的输入条件下,输出结果表明,本文设计的硬件算术编码器与实现JPEG2000的软件:Jasper[2]中的算术编码模块相比,处理时间缩短了30
2013-05-16 15:00:01
下载 196
查看 1,102