找到约 5,063 条结果
www.eeworm.com

乘法器 verilog CPLD EPM1270 源代码

乘法器 verilog CPLD EPM1270 源代码
2016-11-24 00:23:02 下载 141 查看 1,056
www.eeworm.com

除法器实验 verilog CPLD EPM1270 源代码

除法器实验 verilog CPLD EPM1270 源代码
2016-11-24 00:24:01 下载 199 查看 1,087
www.eeworm.com

verilog写的对ad0809的控制

verilog写的对ad0809的控制,完整工程,希望对大家能有帮助
2016-11-25 00:18:02 下载 76 查看 1,060
www.eeworm.com

本设计用verilog代码实现FIR滤波器!

本设计用verilog代码实现FIR滤波器!
2016-11-26 00:25:02 下载 81 查看 1,102
www.eeworm.com

A Top-Down Verilog-A Design on the digital phase-lockedmloop

A Top-Down Verilog-A Design on the digital phase-lockedmloop
2013-12-02 23:22:02 下载 78 查看 1,076
www.eeworm.com

FPGA的uart控制器的verilog源程序

FPGA的uart控制器的verilog源程序,在cyclone II EP2C8Q208上调试运行成功
2016-12-09 10:20:01 下载 55 查看 1,153
www.eeworm.com

使用Verilog写的SRAM的控制程序

使用Verilog写的SRAM的控制程序,仅供参考!
2016-12-12 20:05:01 下载 106 查看 1,104
www.eeworm.com

键盘防抖模块Verilog硬件描述语言代码

键盘防抖模块Verilog硬件描述语言代码
2013-12-24 03:00:08 下载 61 查看 1,116
www.eeworm.com

很好的入门级verilog教程。 有很多实例

很好的入门级verilog教程。 有很多实例,可供参考。
2016-12-30 10:59:02 下载 168 查看 1,056
www.eeworm.com

基于Verilog HDL的VGA驱动程序设计

基于Verilog HDL的VGA驱动程序设计
2014-12-03 15:48:03 下载 157 查看 1,102
www.eeworm.com

基于Verilog HDL的数码管程序设计

基于Verilog HDL的数码管程序设计
2014-01-07 18:58:11 下载 131 查看 1,111
www.eeworm.com

基于Verilog的完整SDRAM控制器时序代码

基于Verilog的完整SDRAM控制器时序代码
2017-01-17 10:10:02 下载 161 查看 1,075
www.eeworm.com

OFDM系统中FFT的Verilog HDL 语言实现。

OFDM系统中FFT的Verilog HDL 语言实现。
2017-01-18 20:49:01 下载 247 查看 1,282
www.eeworm.com

Verilog HDL 华为入门教程.pdf 内部资料

Verilog HDL 华为入门教程.pdf 内部资料
2013-12-19 10:52:01 下载 60 查看 1,208
www.eeworm.com

基于butterworth的iir滤波器的verilog代码

基于butterworth的iir滤波器的verilog代码,已经通过测试。
2013-12-18 22:25:04 下载 40 查看 1,118
www.eeworm.com

基于Verilog开发的PS2的接口设计

基于Verilog开发的PS2的接口设计,可以模拟PS2的鼠标和键盘的接口!
2014-01-13 10:57:11 下载 24 查看 1,053
www.eeworm.com

verilog编写的标准异步串行通行程序

verilog编写的标准异步串行通行程序,供大家参考!
2013-12-09 14:31:02 下载 99 查看 1,066
www.eeworm.com

verilog编写的高速8路并行dds模块

verilog编写的高速8路并行dds模块,用于与高速da(1ghz或以上)接口产生任意频率正弦波,模块已经经过工程验证,用于产品中。
2014-01-04 00:55:10 下载 96 查看 1,068
www.eeworm.com

VERILOG Synchronous FIFO. 4 x 16 bit words.

VERILOG Synchronous FIFO. 4 x 16 bit words.
2017-02-18 10:43:01 下载 199 查看 1,069
www.eeworm.com

先进先出缓存器的verilog设计与实现

先进先出缓存器的verilog设计与实现
2017-02-25 00:38:02 下载 195 查看 1,156
‹ 上一页 1 ... 100 101 102 103 104 105 106 107 108 109 110 ... 254 下一页 ›