找到约 2,167 条结果
www.eeworm.com
本文重点设计了编码模块、中断逻辑、通信存储控制器以及地址逻辑模块，并使用ISE集成开发环境和Synplify Pro综合工具对这些模块进行了设计综合，最后在ModelSim仿真平台上仿真验证了这些模块。
2023-09-26 06:20:02
下载 3
查看 6,726
www.eeworm.com
最后，将FPGA设计下载到FC通信卡中运行，并利用ISE内嵌的ChipScope Pro虚拟逻辑分析仪对设计进行验证，运行结果正常。
2023-09-30 14:00:01
下载 7
查看 8,696
www.eeworm.com
利用ISE8.2、Synplifv Pro8.1和Modelsim6.1软件平台对各模块进行设计、仿真、实现。最后对设计的程序进行下载和在线调试。
2023-10-02 16:00:01
下载 3
查看 8,761
www.eeworm.com
视频图像采集和预处理系统以Xilinx公司Virtex-ⅡPro系列的FPGA为核心控制器件，结合视频模数转换芯片和VGA显示器，完成视频图像的实时采集、预处理和显示。
2023-10-02 22:40:02
下载 3
查看 9,411
www.eeworm.com
借助EDA工具ISE集成开发环境完成了各个模块的编程、调试和面向FPGA的布局布线；在Synplify pro综合工具中完成了综合；使用Modelsim SE仿真工具对其进行了完整的功能仿真和时序仿真。
2023-10-03 04:30:01
下载 5
查看 7,406
www.eeworm.com
借助EDA工具ISE集成开发环境完成了各个模块的编程、调试和面向FPGA的布局布线；在Synplify pro综合工具中完成了综合；使用Modelsim SE仿真工具对其进行了完整的功能仿真和时序仿真。
2024-01-31 21:50:01
下载 7
查看 6,014
www.eeworm.com
PRO/cabling 三维布线.
5. PADS_教程－高级封装设计.
6. Altium Designer Winter 09原理图及PCB设计简明教程.
7.
2015-04-23 15:10:54
下载 11
查看 9,818
www.eeworm.com
这就是
基于用户身份的准入机制，包括 802.1x,Portal,MAC bypass 这几种典型的认证方式。
准入检查由客户端+网络设备+AAA 服务器组成。
2022-02-28 02:00:02
下载 6
查看 2,584
www.eeworm.com
一旦你精通了CodeWarrior编程后，你可以试试在其它平台上使用CodeWarrior，本文中讨论过的大部分内容都可以应用到开发Mac应用程序中，CodeWarrior能够自动地检查代码中的明显错误
2022-05-29 20:00:01
下载 1
查看 3,324
www.eeworm.com
幸运的是，即使你不会51单片机，Ration也可以带领你彻底征服这个看似复杂实则简单的单片机
不管是什么单片机，本质上都一样，对外表现为N个引脚，用引脚的高低电平变化来完成各种控制通信工作。
2022-04-02 20:30:01
下载 3
查看 8,095
www.eeworm.com
两年前，编辑《时序篇》之际，笔者忽然对TimeQuest 产生兴趣，可是笔者当时却就连
时序是什么也不懂，更不明白时序有理想和物理之分，为此笔者先着手理想时序的研究。
2022-05-02 22:00:01
下载 11
查看 4,701
www.eeworm.com
从调试到现在已经烧毁了5片stm32都是cpu短路，等有空查查是什么原因。
2022-06-10 17:30:01
下载 7
查看 5,856
www.eeworm.com
在具体的设计过程中，利用Synplify Pro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。
2013-08-02 16:00:04
下载 178
查看 1,115
www.eeworm.com
应用Ouartus Ⅱ图形输入与Verilog HDL语言相结合设计实现了PID控制器，用Modelsim仿真验证了设计结果的正确性，用Synplify Pro进行电路综合，在Quaitus Ⅱ软件中实现布局布线
2013-06-13 18:30:01
下载 170
查看 1,139
www.eeworm.com
分别对这些模块进行了综合和时序仿真，并将验证后通过的系统模块下载到Xilinx virtex-Ⅱ Pro的FPGA中，进行了在线测试，验证了该系统对输入的残差数据实时压缩编码的功能。
2013-06-13 08:00:02
下载 155
查看 1,141
www.eeworm.com
分别对这些模块进行了综合和时序仿真，并将验证后通过的系统模块下载到Xilinx virtex-Ⅱ Pro的FPGA中，进行了在线测试，验证了该系统对输入的残差数据实时压缩编码的功能。
2013-05-25 19:00:02
下载 21
查看 1,123
www.eeworm.com
应用Ouartus Ⅱ图形输入与Verilog HDL语言相结合设计实现了PID控制器，用Modelsim仿真验证了设计结果的正确性，用Synplify Pro进行电路综合，在Quaitus Ⅱ软件中实现布局布线
2013-05-24 23:40:01
下载 35
查看 1,096
www.eeworm.com
应用Ouartus Ⅱ图形输入与Verilog HDL语言相结合设计实现了PID控制器，用Modelsim仿真验证了设计结果的正确性，用Synplify Pro进行电路综合，在Quaitus Ⅱ软件中实现布局布线
2023-06-11 16:10:19
下载 10
查看 6,786
www.eeworm.com
在具体的设计过程中，利用Synplify Pro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。
2023-09-26 15:40:01
下载 5
查看 9,788
www.eeworm.com
应用Ouartus Ⅱ图形输入与Verilog HDL语言相结合设计实现了PID控制器，用Modelsim仿真验证了设计结果的正确性，用Synplify Pro进行电路综合，在Quaitus Ⅱ软件中实现布局布线
2023-10-02 14:20:01
下载 5
查看 4,659