找到约 2,470 条结果
www.eeworm.com
在整个开发流程中，使用Xilinx的ISE集成开发环境。使用Verilog HDL硬件描述语言对上述各个模块进行RTL级描述，并用Synplify Pro进行综合。
2013-07-18 13:50:01
下载 108
查看 1,119
www.eeworm.com
本文主要对IEEE802.16d OFDM系统物理层进行研究，并在XILINX公司的Virtexpro II芯片上实现了基带算法。 首先讨论了OFDM基本原理及其关键技术。
2013-07-31 23:30:01
下载 151
查看 1,120
www.eeworm.com
视频压缩采用LZW无损压缩算法，用Verilog语言设计了压缩模块和解压缩模块，利用Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用
2013-06-27 10:20:01
下载 155
查看 1,164
www.eeworm.com
2．成功用硬件描述语言在Xilinx公司软件ISE的环境下编写代码，在Synplify和Modelsim上做了综合和仿真。 3．对实验结果进行精度和速度分析。
2013-07-16 07:50:01
下载 100
查看 1,153
www.eeworm.com
视频压缩采用LZW无损压缩算法，用Verilog语言设计了压缩模块和解压缩模块，利用Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用
2013-04-24 16:38:37
下载 95
查看 1,134
www.eeworm.com
视频压缩采用LZW无损压缩算法，用Verilog语言设计了压缩模块和解压缩模块，利用Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用
2023-06-10 12:20:04
下载 1
查看 8,654
www.eeworm.com
2．成功用硬件描述语言在Xilinx公司软件ISE的环境下编写代码，在Synplify和Modelsim上做了综合和仿真。 3．对实验结果进行精度和速度分析。
2023-06-26 16:30:50
下载 6
查看 7,348
www.eeworm.com
视频压缩采用LZW无损压缩算法，用Verilog语言设计了压缩模块和解压缩模块，利用Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用
2023-06-27 00:40:02
下载 9
查看 6,339
www.eeworm.com
在整个开发流程中，使用Xilinx的ISE集成开发环境。使用Verilog HDL硬件描述语言对上述各个模块进行RTL级描述，并用Synplify Pro进行综合。
2023-09-26 03:30:02
下载 9
查看 2,665
www.eeworm.com
本文主要对IEEE802.16d OFDM系统物理层进行研究，并在XILINX公司的Virtexpro II芯片上实现了基带算法。 首先讨论了OFDM基本原理及其关键技术。
2023-09-26 20:20:02
下载 10
查看 9,957
www.eeworm.com
本课题主要对光电分选机的检测系统进行研究，设计了一种以Xilinx公司的FPGA芯片XC3S200和高速线阵CCD传感器为核心的光电检测系统。
2023-10-02 16:00:01
下载 3
查看 8,761
www.eeworm.com
2．成功用硬件描述语言在Xilinx公司软件ISE的环境下编写代码，在Synplify和Modelsim上做了综合和仿真。 3．对实验结果进行精度和速度分析。
2024-03-11 18:10:01
下载 1
查看 4,373
www.eeworm.com
设计中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676为硬件平台，采用Verilog HDL硬件描述语言实现，利用Xilinx公司的ISE10.1工具布局布线，一共使用44438
2013-04-24 16:38:38
下载 175
查看 1,099
www.eeworm.com
设计中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676为硬件平台，采用Verilog HDL硬件描述语言实现，利用Xilinx公司的ISE10.1工具布局布线，一共使用44438
2023-06-09 02:20:35
下载 9
查看 2,441
www.eeworm.com
本论文基于直接扩频通信的理论设计了一种全数字的中频接收机，使用Xilinx公司的FPGA芯片xc3s400作为接收机的主芯片，实现中频数字信号的下变频，基带解调，PN码的捕获及跟踪环路的设计并给出了它们的具体设计步骤及
2013-07-30 05:40:01
下载 165
查看 1,138
www.eeworm.com
32位加法器，差额分组中的加法单元是利用一种改进的超前进位算法实现，选择进位算法可使不同的分组单元并行运算，利用低位的运算结果选择高位的进位为1或者进位为零的运算结果，节省了进位选择等待的时间，最后利用XILINX
2013-12-19 12:18:06
下载 54
查看 1,125
www.eeworm.com
本设计采用DDS（数字频率合成技术）产生扫频信号，以Xilinx FPGA为控制核心，通过A/D和D/A等接口电路，实现扫频信号频率的步进调整、幅度与相位的测量，创新的使用了计算机软件作为仪器面板来显示被测网络
2013-10-19 08:40:01
下载 192
查看 1,226
www.eeworm.com
本设计采用DDS（数字频率合成技术）产生扫频信号，以Xilinx FPGA为控制核心，通过A/D和D/A等接口电路，实现扫频信号频率的步进调整、幅度与相位的测量，创新的使用了计算机软件作为仪器面板来显示被测网络
2013-11-03 01:04:01
下载 181
查看 1,113
www.eeworm.com
Genesys 2：Kintex-7 FPGA大数据互联及视频系统开发板 原理图
Digilent Genesys 2是一款基于Xilinx强大的Kintex-
2022-08-31 13:10:02
下载 8
查看 218
www.eeworm.com
本论文基于直接扩频通信的理论设计了一种全数字的中频接收机，使用Xilinx公司的FPGA芯片xc3s400作为接收机的主芯片，实现中频数字信号的下变频，基带解调，PN码的捕获及跟踪环路的设计并给出了它们的具体设计步骤及
2023-09-28 06:00:01
下载 7
查看 1,467