多绞屏蔽线处理及焊接工艺,屏蔽线的结构和组成，双绞线的处理焊接。
上传时间： 2013-11-16
上传用户：浩子GG
专题讲座四：内容包括为什么需要多进程或线程 、进程控制、线程控制、进程或线程间同步、进程间通信等。附例程。
上传时间： 2015-04-30
上传用户：lz4v4
linux下 ipv6协议 ping程序 最多运行50线程 2.每个线程发送4个ICMP6包后开始接收 3.试验程序,多线程结构安排不一定合理,待试验后进一步修改 4.在终端./pingipv6 IP1 1P2......即可运行程序 5.为单源文件,没写make,编译命令为: gcc -Wall -o pingipv6 pingipv6.c -lpthread
上传时间： 2015-05-13
上传用户：wyc199288
DEll016是一种可支持ARINCA-29总线协议的串行接收、发送器件。介绍了一种基于DEll016的ARINCA29通信接口的设计方法，设计了一种基于DSP处理器的429总线转换接口电路，并给出了DEll016的数据收发过程；软件方面采用嵌入式实时操作系统DSP／BIOS为平台．重点介绍了软件驱动程序的编写。关键词：DSP／BIOS；ARINC429总线；DEll016 航空电子综合系统是将航空电子设备通过总线综合成一个分布式通信系统，各个独立的分系统都是由计算机来完成数据的采集、计算、处理和通信的。数据总线被称为现代航空电子系统的“骨架”。ARlNc429是航空电子系统之间最常用的通信总线⋯之一。它符合航空电子设备数字数据传输标准。要在计算机上实现ARINC429总线数据的接收和发送，必须实现429总线与计算机总线之间的数据传输。本文提出了一种以DSP芯片TMS320F2812【2t51为控制核心，以嵌入式系统DsP／BIOS为平台的ARINC 429总线接口的设计方案。 ARINC429是一种广泛应用于民用和军用飞机的串行数据总线结构，是一种单向广播式数据总线，通讯介质采用的是双绞屏蔽线，通信采用双极性归零制的三态码调制方式，基本信息单元是由32位构成的一个数据字。数据传输采用广播传输原理，按开环进行传输，传输速率有两种：高速传输率为lOOkbps±1％，低速传输率为12～14．5kbps 4-l％。奇偶校验位作为每个数字的一部分进行传输，允许接收器完成简单的误差校验。该总线具有抗干扰能力强、连线简单、可靠性高、数据资源丰富、数据精度高等优点。绝大多数的现役民用飞机，如波音系列飞机、欧洲空中客车等机种，其航空电子设备系统间的信息交换采用的就是ARINCA29串行总线标准。
上传时间： 2013-11-17
上传用户：潇湘书客
在实际操作中，还有一种非常简单适用的焊接方法：就是在 D15 两端的 5~10 脚焊接在一起做公共地，红、绿、蓝的屏蔽线绞在一起接到公共地上； 1 、 2 、 3 脚接红、绿、蓝的芯线； 13 接黄线；14 接白线； 外层屏蔽压接到 D15 插头端壳，褐线和黑线不用接，但是要剪齐，以防和其他线串接。
上传时间： 2013-11-13
上传用户：xuanchangri
JAVA线程表现方式，通过多图表现线程的运行原理，以及不同算法的优缺点及速度情况，
上传时间： 2014-08-29
上传用户：lifangyuan12
MSP430 PRGS离线编程器烧录软件，支持最新FR系列单片机
标签： 离线编程器
上传时间： 2022-07-22
上传用户：13692533910
完整性高的FPGA-PCB系统化协同设计工具 Cadence OrCAD and Allegro FPGA System Planner便可满足较复杂的设计及在设计初级产生最佳的I/O引脚规划，并可透过FSP做系统化的设计规划，同时整合logic、schematic、PCB同步规划单个或多个FPGA pin的最佳化及layout placement，借由整合式的界面以减少重复在design及PCB Layout的测试及修正的过程及沟通时间，甚至透过最佳化的pin mapping、placement后可节省更多的走线空间或叠构。 Specifying Design Intent 在FSP整合工具内可直接由零件库选取要摆放的零件，而这些零件可直接使用PCB内的包装，预先让我们同步规划FPGA设计及在PCB的placement。
标签： Allegro Planner System FPGA
上传时间： 2013-11-06
上传用户：wwwe
完整性高的FPGA-PCB系统化协同设计工具 Cadence OrCAD and Allegro FPGA System Planner便可满足较复杂的设计及在设计初级产生最佳的I/O引脚规划，并可透过FSP做系统化的设计规划，同时整合logic、schematic、PCB同步规划单个或多个FPGA pin的最佳化及layout placement，借由整合式的界面以减少重复在design及PCB Layout的测试及修正的过程及沟通时间，甚至透过最佳化的pin mapping、placement后可节省更多的走线空间或叠构。 Specifying Design Intent 在FSP整合工具内可直接由零件库选取要摆放的零件，而这些零件可直接使用PCB内的包装，预先让我们同步规划FPGA设计及在PCB的placement。
标签： Allegro Planner System FPGA
上传时间： 2013-10-19
上传用户：shaojie2080
《角度测量器》 用光电编码器测量角度，每个脉冲为0.72度。 测量范围：0.0～360.0度 为保证不错过脉冲，用timer1计数，在电平跳变中断里判断转动方向，尽量加快处理过程。 数据换算和数码管扫描显示在主循环中实现。 译码器用10米长5芯屏蔽线与数显器的两片74HC595连接。 MCU为12F629，使用内部4兆RC振荡和内部复位功能。
上传时间： 2015-06-17
上传用户：sclyutian
