锁相回路可视为一个输出相位和输入相位的回授系统用以同步输入参考讯号和回授后输出信号。并让其操作同样的频率。如(图一)所示，简单锁相回路[3,4]是由三个电路构成，分别为相位侦测器（Phase Detector）、回路滤波器（Loop Filter）、压控荡器（vco）
上传时间： 2015-08-15
上传用户：franktu
MAX7044是基于晶振PLL 的VHF/UHF发射器芯片，在300 MHz～450 MHz频率范围内发射OOK/ASK数据，数据速率达到100 kbps，输出功率+13 dBm(50Ω负载)，电源电压+2.1～+3.6 V，电流消耗在2.7 V时仅7.7 mA。工作温度范围一40℃～＋125℃，采用3 mm×3 mm SOT23 - 8封装。 MAX7033是一个完全集成的低功耗CMOS超外差接收器芯片，接收频率范围在300 MHz～450 MHz的ASK信号。接收器射频输入信号范围从一114 dBm-0dBm。MAX7033芯片内部包含有LNA、差分镜像抑制混频器、PLL、vco、10.7 MHz IF限幅放大器、AGC、RSSI、模拟基带数据信号恢复等电路。工作电压+3.3 V或+5.0V，250μs启动时间，低功耗模式电流消耗<3.5μA，工作温度-40℃～＋105℃，采用TSSOP-28和薄形QFN-EP* *-32封装。 MAXT044发射器芯片与接收器芯片MAX7033配套，适合汽车遥控、无键进入系统、安防系统、车库门控制、家庭自动化、无线传感器等应用。
上传时间： 2017-05-06
上传用户：cuiyashuo
压缩包中为AD9517的C语言单片机控制源代码，已在实际电路调试成功，使用AD9517内部vco，LVDS和LVPECL输出模式可选。
上传时间： 2014-01-22
上传用户：lunshaomo
Hittite 公司的集成vco的PLLL
标签： 锁相环
上传时间： 2016-03-27
上传用户：2782845411
PLL(Phase Locked Loop)： 为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作，如内存的存取资料等。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因，做不到很高的频率，而在需要高频应用时，由相应的器件vco，实现转成高频，但并不稳定，故利用锁相环路就可以实现稳定且高频的时钟信号。
上传时间： 2021-07-23
上传用户：紫阳帝尊
下面是北京和协航电科技有限公司的射频研发笔试题，答案是自己总结的，仅供参考1请简述锁相环的基本构成与工作原理，各主要部件的作用。2请说出产生线性调频信号的几种方法。3请简述AGC电路的基本工作原理。4请简述丙类放大器和线性放大器的主要区别。5请简述并联谐振电路的基本特性，画出阻抗曲线。6请用运放构建一个电压放大倍数为10的同向放大器。7请简述你对阻抗匹配的理解。8请简述低通滤波器的主要指标。9请简述线性稳压电离的基本工作原理。10请给出放大器绝对u4稳定的条件。相环由以下三个基本部件组成：鉴相器（PD）、环路滤波器（LPF）和压控振荡器（vco）锁相环的工作原理：1，压控振荡器的输出经过采集并分频；2，和基准信号同时输入鉴相器：3，鉴相器通过比较上述两个信号的频率差，然后输出一个直流脉冲电压：4，控制vco，使它的频率改变；5，这样经过一个很短的时间，vco的输出就会稳定于某一期望值。锁相环可用来实现输出和输入两个信号之间的相位同步。当没有基准（参考）输入信号时，环路滤波器的输出为零（或为某一固定值）。这时，压控振荡器按其固有频率fv进行自由振荡。当有频率为fr的参考信号输入时，Ur和Uv同时加到鉴相器进行鉴相。如果fr和fv相差不大，鉴相器对Ur和Uv进行鉴相的结果，输出一个与Ur和Uv的相位差成正比的误差电压Ud，再经过环路滤波器滤去Ld中的高频成分，输出一个控制电压Uc，Uc将使压控振荡器的频率fv（和相位）发生变化，朝着参考输入信号的频率靠拢，最后使fv=fr，环路锁定。环路一旦进入锁定状态后，压控振荡器的输出信号与环路的输入信号（参考信号）之间只有一个固定的稳态相位差，而没有频差存在。这时我们就称环路已被锁定。
上传时间： 2022-06-20
上传用户：jimmy950583
《PLL性能、仿真和设计》,很好的PLL和vco学习书籍 ，值得看一看
上传时间： 2022-07-05
上传用户：luojinc
