针对Virtex-6 给出了HDL设计指南，其中，赛灵思为每个设计元素给出了四个设计方案元素，并给出了Xilinx认为是最适合你的解决方案。这4个方案包括：实例，推理，CORE Generator或者其他Wizards，宏支持.
上传时间： 2015-01-01
上传用户：pinksun9
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。 关键词：Verilog HDL；硬件描述语言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA
上传时间： 2013-11-09
上传用户：hz07104032
为了改进产品性能和兼容性，最新的HDMI compliance test specification (HDMI CTS) V.1.3增加了新的测试内容和定下了更严格的标准。大多数现在递交给HDMI授权测试中心(ATC) 的带有HDMI功能的电器都将按照HDMI CTS V.1.3 来测试。Analog Devices (ADI) 分别在美国的绿堡(Greensboro，NC), 东京, 台湾和北京设立了四家预测试中心为客户提供HDMI CT 测试以缩短客户产品上市的时间。在本文中我们将讨论HDMI CTS V.1.3新增加的一些重要内容。同时我们也将着重总结一些典型测试项目失败的原因和可能的修改方案。
上传时间： 2013-12-14
上传用户：古谷仁美
V-BY-ONE THCV219-220 参考设计
上传时间： 2013-11-15
上传用户：caoyuanyuan1818
V-BY-ONE THCV215-216 参考设计
上传时间： 2013-10-14
上传用户：ljmwh2000
V-BY-ONE THCV213-214 参考设计
上传时间： 2013-11-04
上传用户：dbs012280
V-BY-ONE应用设计 THCV217-218 thine LVDS
上传时间： 2013-10-20
上传用户：dxxx
CHM~{8qJ=5D0oVzND<~V.VFWw7=7(~}
上传时间： 2015-01-11
上传用户：璇珠官人
阿江表单邮件 Ajiang FormMail V 1.0 这是一个通过网页表单发送邮件的代码。 对服务器的要求： 1、必须支持 ASP 2、必须安装 JMAIL 4.0（或更高版本）发信组件 安装： 1、（必需）用文本编辑器打开formmail.asp，修改顶端的参数设置部分，这是必需的，否则将无法发送邮件。 2、（可选）修改formmail.asp的文件名为你想要的。 3、（必需）上传到你的服务器上。 阿江 http://www.ajiang.net
上传时间： 2013-12-24
上传用户：leehom61
148个verilog hdl小程序（有很多testbench）——.
上传时间： 2015-01-28
上传用户：tianjinfan
