数字射频存储器(Digital Radio FreqlJencyr:Memory DRFM)具有对射频信号和微波信号的存储、处理及传输能力,已成为现代雷达系统的重要部件。现代雷达普遍采用了诸如脉冲压缩、相位编码等更为复杂的信号处理技术,DRFM由于具有处理这些相干波形的能力,被越来越广泛地应用于电子对抗领域作为射频频率源。目前,国内外对DRFM技术的研究还处于起步阶段,DRFM部件在采样率、采样精度及存储容量等方面,还不能满足现代雷达信号处理的要求。 本文介绍了DRFM的量化类型、基本组成及其工作原理,在现有的研究基础上提出了一种便于工程实现的设计方法,给出了基于现场可编程门阵列(Field Programmable Gate Array FPGA)实现的幅度量化DRFM设计方案。本方案的采样率为1 GHz、采样精度12位,具体实现是采用4个采样率为250 mhz的ADC并行交替等效时间采样以达到1 GHz的采样率。单通道内采用数字正交采样技术进行相干检波,用于保存信号复包络的所有信息。利用FPGA器件实现DRFM的控制器和多路采样数据缓冲器,采用硬件描述语言(Very High Speed}lardware Description Language VHDL)实现了DRFM电路的FPGA设计和功能仿真、时序分析。方案中采用了大量的低压差分信号(Low Voltage Differential Signaling LVDS)逻辑的芯片,从而大大降低了系统的功耗,提高了系统工作的可靠性。本文最后对采用的数字信号处理算法进行了仿真,仿真结果证明了设计方案的可行性。 本文提出的基于FPGA的多通道DRFM系统与基于专用FIFO存储器的DRFM相比,具有更高的性能指标和优越性。
上传时间: 2013-06-01
上传用户:lanwei
介绍了一种运用FPGA开发软件Quartus II设计的数字频率计。该数字频率计的1 Hz~1 mhz输入被测脉冲信号具有频率测量、周期测量、脉宽测量和占空比测量等多种用途,其测试结果由3 只七段数码
上传时间: 2013-05-22
上传用户:qb1993225
电路图可以实现高频mhz以上的检波电路 mhz以上高频大多数比较难实现。
上传时间: 2013-04-24
上传用户:secsz2003
·Blackfin系列DSP原理与系统设计(PDF格式)内容提要Blackfin DSP是ADI与Intel联合开发的体现高性能体系结构的首款第四代定点DSP产品。在其系列产品中,最高时钟频率为600 mhz,峰值处理能力为1.2 GMIPS。本书共分8章,主要介绍了Blackfin系列芯片的结构、特点、接口功能、软件编程等内容,并以视频应用为实例介绍了一些使用方法,同时给出了几个用于MPEG-4算
上传时间: 2013-04-24
上传用户:cooran
提出了基于嵌入式技术CCD 采集系统的新方法,并以ARM微处理器和FPGA 芯片为核心设计了嵌入式CCD 采集系统,解决了传统采集方法中系统过于庞大和复杂的问题,具有结构简单、小型化和智能化的特点。试验结果表明,该系统实现了CCD 输出图像的高速采集和实时显示,数据采集速率达到5 mhz。
上传时间: 2013-08-15
上传用户:baitouyu
基于CSMC的0.5 μmCMOS工艺,设计了一个高增益、低功耗、恒跨导轨到轨CMOS运算放大器,采用最大电流选择电路作为输入级,AB类结构作为输出级。通过cadence仿真,其输入输出均能达到轨到轨,整个电路工作在3 V电源电压下,静态功耗仅为0.206 mW,驱动10pF的容性负载时,增益高达100.4 dB,单位增益带宽约为4.2 mhz,相位裕度为63°。
上传时间: 2013-11-04
上传用户:xlcky
本文介绍了AD公司的RF/IF相位和幅度测量芯片AD8302,并以此芯片为核心,组合功分器、延迟线和FPGA芯片设计了瞬时测频接收机,改进了传统的设计方案。依照设计制作了测频系统,并对系统整体性能进行了测试,测试结果表明本系统可以准确测量1.4~2.0 GHz范围内的信号,测频精度为10 mhz。
上传时间: 2013-10-26
上传用户:zsjzc
基于低噪声放大器(LNA)的噪声系数和驻波比之间的矛盾,本文采用安捷伦公司的ATF54143晶体管计了一款工作于890~960 mhz平衡式低噪声放大器。该设计分为两部分:3 dB 90°相移定向耦合器和并联的低噪声放大器。本文中首先介绍LNA相关理论,然后通过安捷伦公司的ADS仿真软件进行电路仿真,仿真结果满足设计要求,达到了低噪声系数和良好地驻波比要求。此文也为后面电路的设计和调试提供了理论支持。
上传时间: 2013-11-02
上传用户:410805624
本电路为宽带直接变频发射机模拟部分的完整实施方案(模拟基带输入、RF输出)。通过使用锁相环(PLL)和宽带集成电压控制振荡器(VCO),本电路支持500 mhz至4.4 GHz范围内的RF频率。PLL中的LO执行谐波滤波,确保提供出色的正交精度。低噪声LDO确保电源管理方案对相位噪声和EVM没有不利影响。这种器件组合可以提供500 mhz至4.4 GHz频率范围内业界领先的直接变频发射机性能。
上传时间: 2013-11-23
上传用户:墙角有棵树
借助AD9981,利用一种双芯片“乒乓”配置可以实现超过110 mhz的像素时钟速率。双芯片解决方案与交替像素采样解决方案的不同之处在于,前者可以维持全速刷新率。双通道AD9981设计有多种实现方式。本应用笔记旨在让用户了解在实现这种配置时需要考虑的因素。相关变量包括布局和路由限制、时钟选择、图形控制要求和最高速率要求等。
上传时间: 2013-10-11
上传用户:shinesyh