采用Altera公司的FPGA芯片,在MAX+plus II软件平台上实现多路HDLC电路
上传时间: 2016-11-12
上传用户:zhyiroy
VHDL语言编写,实现双向移位寄存器功能,在MAX+plus软件下实现
上传时间: 2014-07-13
上传用户:宋桃子
采用VHDL语言编写的二-十进制编码器,在MAX+plus软件上实现,其中包括演示截图。
上传时间: 2017-01-10
上传用户:sssl
采用VHDL语言编写8线-3线优先编码器,在MAX+plus软件下实现。
上传时间: 2017-01-10
上传用户:yan2267246
4位电子智能密码锁,基于VHDL语言设计,MAX+PLUSⅡ环境下实现
上传时间: 2013-11-30
上传用户:athjac
Verilog是广泛应用的硬件描述语言,可以用在硬件设计流程的建模、综合和模拟等多个阶段。随着硬件设计规模的不断扩大,应用硬件描述语言进行描述的CPLD结构,成为设计专用集成电路和其他集成电路的主流。通过应用Verilog HDL对多功能电子钟的设计,达到对Verilog HDL的理解,同时对CPLD器件进行简要了解。 本文的研究内容包括: 对Altera公司Flex 10K系列的EPF10K 10简要介绍,Altera公司软件Max+plusⅡ简要介绍和应用Verilog HDL对多功能电子钟进行设计。
上传时间: 2017-03-06
上传用户:epson850
8位全加器的VHDL描述,可用MAX+plusⅡ运行测试
上传时间: 2014-01-15
上传用户:erkuizhang
一个关于VHDL的cpld开发实验程序,通过运用max+plus 运行程序,实现实验相关功能
上传时间: 2014-11-03
上传用户:diets
一个关于VHDL的cpld开发实验程序,通过运用max+plus 运行程序,实现实验相关功能
上传时间: 2013-12-02
上传用户:wab1981
一个关于VHDL的cpld开发实验程序,通过运用max+plus 运行程序,实现实验相关功能
上传时间: 2017-05-04
上传用户:zhanditian