《CPLD_FPGA的数字通信系统建模与设计》，运用VHDL语言详细介绍了数字通信系统的建模与设计，如hdb3码的编写
上传时间： 2013-06-11
上传用户：hwl453472107
该文首先分析了线路码的一般问题;其次分析了正码速调整的基本原理及所涉及的一般问题,并说明了用FPGA进行电路设计的一般方法;最后分析了该系统所产生的抖动,如抖动的产生,分类以及如何减小抖动等,并对该课题所产生的两类抖动即正码速调整引入的侯时抖动和平滑锁相环引入的抖动进行了分析,并用Matlab仿真工具对锁相环的抖动与其环路带宽之间的关系进行了仿真与计算. 作者的工作主要包括: 1.利用FPGA完成了复接、分接系统的设计和调试.2.利用FPGA完成了hdb3线路码的设计与调试.3.利用锁相环完成了码速恢复.4,对该复接分接系统所产生的抖动进行了理论分析和仿真.5.对FPGA进行了误码率测试,误码性能优于10
上传时间： 2013-04-24
上传用户：songnanhua
随着通信网的发展和用户需求的提高,光纤通信中的PDH体系逐渐被SDH体系所取代.SDH光纤通信系统以其通信容量大、传输性能好、接口标准、组网灵活方便、管理功能强大等优点获得越来越广泛的应用.但是在某些对传输容量需求不大的场合,SDH的巨大潜力和优越性无法发挥出来,反而还会造成带宽浪费.相反,PDH因其容量适中,配置灵活,成本低廉和功能齐全,可针对客户不同需要设计不同的方案,在某些特定的接入场合具有一定的优势.本课题根据现实的需要,提出并设计了一种基于PDH技术的多业务单片FPGA传输系统.系统可以同时提供12路E1的透明传输和一个线速为100M以太网通道,主要由一块FPGA芯片实现大部分功能,该解决方案在集成度、功耗、成本以及灵活性等方面都具有明显的优势.本文首先介绍数字通信以及数字复接原理和以太网的相关知识,然后详细阐述了本系统的方案设计,对所使用的芯片和控制芯片FPGA做了必要的介绍,最后具体介绍了系统硬件和FPGA编码设计,以及后期的软硬件调试.归纳起来,本文主要具体工作如下:1.实现4路E1信号到1路二次群信号的复分接,主要包括全数字锁相环、hdb3-NRZ编解码、正码速调整、帧头检测和复分接等.2.将以太网MII接口来的25M的MII信号通过码速变换到25.344M,进行映射.3.将三路二次群信号和变换过的以太网MII信号进行5b6b编解码,以利于在光纤上传输.4.高速时提取时钟采用XILINX的CDR方案.并对接收到的信号经过5b6b解码后,分接出各路信号.
上传时间： 2013-07-23
上传用户：lansedeyuntkn
hdb3码既要包含AMI的交替特性使输出无直流特性，又要不出现四个以上的连0
标签： matlab_HDB 编码译码 数字信号 调制解调
上传时间： 2013-12-09
上传用户：拔丝土豆
我上期做的VHDL设计方案，用于在FPGA或CPLD中实现hdb3的编码
上传时间： 2015-03-10
上传用户：569342831
A. 产生一个长为1000的二进制随机序列，“0”的概率为0.8，”1”的概率为0.2；B. 对上述数据进行归零AMI编码，脉冲宽度为符号宽度的50%，波形采样率为符号率的8倍，画出前20个符号对应的波形（同时给出前20位信源序列）；C. 改用hdb3码，画出前20个符号对应的波形；D. 改用密勒码，画出前20个符号对应的波形；E. 分别对上述1000个符号的波形进行功率谱估计，画出功率谱；F. 改变信源“0”的概率，观察AMI码的功率谱变化情况；
上传时间： 2015-03-16
上传用户：Altman
modelsim工程，用verilog实现的hdb3编码，以及测试程序testbench
上传时间： 2014-02-04
上传用户：cursor
此程序的功能是根据数字基带码可以进行AMI码，hdb3码转换，并画出相应的波形。
上传时间： 2013-12-28
上传用户：zwei41
利用ARM与CD22103相联系，实现对于hdb3码的检测，可以计算出误码率
上传时间： 2016-11-21
上传用户：wanghui2438
数字基带信号的传输是数字通信系统的重要组成部分。在数字通信中，有些场合可不经过载波调制和解调过程，而对基带信号进行直接传输。采用AMI码的信号交替反转，有可能出现四连零现象，这不利于接收端的定时信号提取。而hdb3码因其无直流成份、低频成份少和连0个数最多不超过三个等特点，而对定时信号的恢复十分有利，并已成为CCITT协会推荐使用的基带传输码型之一。为此，本文利用VHDL语言对数据传输系统中的hdb3编码器进行了设计。
上传时间： 2017-08-02
上传用户：zhoujunzhen
