hDl

Hardware Des cription Language -- 硬件描述语言

Verilog-hDl实践与应用系统设计

Verilog-hDl实践与应用系统设计

标签： Verilog-hDl 实践应用系统

上传时间： 2013-08-05

上传用户：eeworm
精通Verilog hDl：IC设计核心技术实例详解

精通Verilog hDl：IC设计核心技术实例详解

标签： Verilog hDl IC设计核心技术

上传时间： 2013-07-23

上传用户：eeworm
Verilog-hDl实践与应用系统设计-210页-18.0M.rar

专辑类----可编程逻辑器件相关专辑 Verilog-hDl实践与应用系统设计-210页-18.0M.rar

标签： Verilog-hDl 18.0 210

上传时间： 2013-07-23

上传用户：小宇NVO
Verilog-hDl实践与应用系统设计-210页-18.0M.pdf

专辑类-可编程逻辑器件相关专辑-96册-1.77G Verilog-hDl实践与应用系统设计-210页-18.0M.pdf

标签： Verilog-hDl 18.0 210

上传时间： 2013-04-24

上传用户：vodssv
基于Verilog hDl语言的FPGA设计

采用 Verilog hDl 语言在Altera 公司的FPGA 芯片上实现了RISC_CPU 的关键部件状态控制器的设计,以及在与其它各种数字逻辑设计方法的比较下,显示出使用Verilog

标签： Verilog FPGA hDl 语言

上传时间： 2013-07-05

上传用户：也一样请求
Verilog hDl程序设计教程

Verilog hDl程序设计教程,一本实用的教程，值得一看。

标签： Verilog hDl 程序设计教程

上传时间： 2013-05-26

上传用户：cy_ewhat
VERILOG hDl 数字系统设计

夏宇闻教授的数字系统设计教程Verilog hDl

标签： VERILOG hDl 数字系统设计

上传时间： 2013-07-20

上传用户：FFAN
基于Verilog hDl设计的多功能数字钟

本文利用Verilog hDl 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim

标签： Verilog hDl 多功能数字

上传时间： 2013-07-21

上传用户：ve3344
hDl Designer Series 2010.2a win320

Mentor Graphics hDl Designer 工具套件，为客户带来生产力更高的设计输入、分析与管理功能，包括更强大的联机资料表格，无论设计复杂性如何，都能迅速建立高品质且结构良好的硬件描述语言。hDl Designer Series可协助工程师迅速输入和分析复杂的ASIC、FPGA和系统单芯片设计，让客户新产品于更短时间内上

标签： Designer 2010.2 Series hDl

上传时间： 2013-08-04

上传用户：hustfanenze
Active hDl 8.4.30

ALDEC公司的Active-hDl是一个开放型的仿真工具。可支持几乎所有的FPGA/CPLD厂商的产品，设计输入可以原理图或硬件描述语言或有限状态机方式

标签： Active hDl 30

上传时间： 2013-07-13

上传用户：来茴

hDl

Verilog-hDl实践与应用系统设计

精通Verilog hDl：IC设计核心技术实例详解

Verilog-hDl实践与应用系统设计-210页-18.0M.rar

Verilog-hDl实践与应用系统设计-210页-18.0M.pdf

基于Verilog hDl语言的FPGA设计

Verilog hDl程序设计教程

VERILOG hDl 数字系统设计

基于Verilog hDl设计的多功能数字钟

hDl Designer Series 2010.2a win320

Active hDl 8.4.30