Prakash Rashinkar has over 15 years experience in system design and verificationof embedded systems for communication satellites, launch vehicles and spacecraftground systems, high-performance computing, switching, multimedia, and wirelessapplications. Prakash graduated with an MSEE from Regional Engineering College,Warangal, in India. He lead the team that was responsible for delivering themethodologies for SOC verification at Cadence Design Systems. Prakash is anactive member of the VSIA Functional Verification DWG. He is currently Architectin the Vertical Markets and Design Environments Group at Cadence.
上传时间： 2014-01-24
上传用户：xinhaoshan2016
Prakash Rashinkar has over 15 years experience in system design and verificationof embedded systems for communication satellites, launch vehicles and spacecraftground systems, high-performance computing, switching, multimedia, and wirelessapplications. Prakash graduated with an MSEE from Regional Engineering College,Warangal, in India. He lead the team that was responsible for delivering themethodologies for SOC verification at Cadence Design Systems. Prakash is anactive member of the VSIA Functional Verification DWG. He is currently Architectin the Vertical Markets and Design Environments Group at Cadence.
上传时间： 2013-11-18
上传用户：m62383408
数字与模拟电路设计技巧IC与LSI的功能大幅提升使得高压电路与电力电路除外，几乎所有的电路都是由半导体组件所构成，虽然半导体组件高速、高频化时会有EMI的困扰，不过为了充分发挥半导体组件应有的性能，电路板设计与封装技术仍具有决定性的影响。 模拟与数字技术的融合由于IC与LSI半导体本身的高速化，同时为了使机器达到正常动作的目的，因此技术上的跨越竞争越来越激烈。虽然构成系统的电路未必有clock设计，但是毫无疑问的是系统的可靠度是建立在电子组件的选用、封装技术、电路设计与成本，以及如何防止噪讯的产生与噪讯外漏等综合考虑。机器小型化、高速化、多功能化使得低频/高频、大功率信号/小功率信号、高输出阻抗/低输出阻抗、大电流/小电流、模拟/数字电路，经常出现在同一个高封装密度电路板，设计者身处如此的环境必需面对前所未有的设计思维挑战，例如高稳定性电路与吵杂(noisy)性电路为邻时，如果未将噪讯入侵高稳定性电路的对策视为设计重点，事后反复的设计变更往往成为无解的梦魇。模拟电路与高速数字电路混合设计也是如此，假设微小模拟信号增幅后再将full scale 5V的模拟信号，利用10bit A/D转换器转换成数字信号，由于分割幅宽祇有4.9mV，因此要正确读取该电压level并非易事，结果造成10bit以上的A/D转换器面临无法顺利运作的窘境。另一典型实例是使用示波器量测某数字电路基板两点相隔10cm的ground电位，理论上ground电位应该是零，然而实际上却可观测到4.9mV数倍甚至数十倍的脉冲噪讯(pulse noise)，如果该电位差是由模拟与数字混合电路的grand所造成的话，要测得4.9 mV的信号根本是不可能的事情，也就是说为了使模拟与数字混合电路顺利动作，必需在封装与电路设计有相对的对策，尤其是数字电路switching时，ground vance noise不会入侵analogue ground的防护对策，同时还需充分检讨各电路产生的电流回路(route)与电流大小，依此结果排除各种可能的干扰因素。以上介绍的实例都是设计模拟与数字混合电路时经常遇到的瓶颈，如果是设计12bit以上A/D转换器时，它的困难度会更加复杂。
上传时间： 2014-02-11
上传用户：wenyuoo
PCB 被动组件的隐藏特性解析 传统上，EMC一直被视为「黑色魔术（black magic）」。其实，EMC是可以藉由数学公式来理解的。不过，纵使有数学分析方法可以利用，但那些数学方程式对实际的EMC电路设计而言，仍然太过复杂了。幸运的是，在大多数的实务工作中，工程师并不需要完全理解那些复杂的数学公式和存在于EMC规范中的学理依据，只要藉由简单的数学模型，就能够明白要如何达到EMC的要求。本文藉由简单的数学公式和电磁理论，来说明在印刷电路板（PCB）上被动组件（passivecomponent）的隐藏行为和特性，这些都是工程师想让所设计的电子产品通过EMC标准时，事先所必须具备的基本知识。导线和PCB走线导线（wire）、走线（trace）、固定架……等看似不起眼的组件，却经常成为射频能量的最佳发射器（亦即，EMI的来源）。每一种组件都具有电感，这包含硅芯片的焊线（bond wire）、以及电阻、电容、电感的接脚。每根导线或走线都包含有隐藏的寄生电容和电感。这些寄生性组件会影响导线的阻抗大小，而且对频率很敏感。依据LC 的值（决定自共振频率）和PCB走线的长度，在某组件和PCB走线之间，可以产生自共振（self-resonance），因此，形成一根有效率的辐射天线。在低频时，导线大致上只具有电阻的特性。但在高频时，导线就具有电感的特性。因为变成高频后，会造成阻抗大小的变化，进而改变导线或PCB 走线与接地之间的EMC 设计，这时必需使用接地面（ground plane）和接地网格（ground grid）。导线和PCB 走线的最主要差别只在于，导线是圆形的，走线是长方形的。导线或走线的阻抗包含电阻R和感抗XL = 2πfL，在高频时，此阻抗定义为Z = R + j XL j2πfL，没有容抗Xc = 1/2πfC存在。频率高于100 kHz以上时，感抗大于电阻，此时导线或走线不再是低电阻的连接线，而是电感。一般而言，在音频以上工作的导线或走线应该视为电感，不能再看成电阻，而且可以是射频天线。
上传时间： 2013-11-16
上传用户：极客
本文将接续介绍电源与功率电路基板，以及数字电路基板导线设计。宽带与高频电路基板导线设计a.输入阻抗1MHz，平滑性(flatness)50MHz 的OP增幅器电路基板图26 是由FET 输入的高速OP 增幅器OPA656 构成的高输入阻抗OP 增幅电路，它的gain取决于R1、R2，本电路图的电路定数为2 倍。此外为改善平滑性特别追加设置可以加大噪讯gain，抑制gain-频率特性高频领域时峰值的R3。图26 高输入阻抗的宽带OP增幅电路图27 是高输入阻抗OP 增幅器的电路基板图案。降低高速OP 增幅器反相输入端子与接地之间的浮游容量非常重要，所以本电路的浮游容量设计目标低于0.5pF。如果上述部位附着大浮游容量的话，会成为高频领域的频率特性产生峰值的原因，严重时频率甚至会因为feedback 阻抗与浮游容量，造成feedback 信号的位相延迟，最后导致频率特性产生波动现象。此外高输入阻抗OP 增幅器输入部位的浮游容量也逐渐成为问题，图27 的电路基板图案的非反相输入端子部位无full ground设计，如果有外部噪讯干扰之虞时，接地可设计成网格状(mesh)。图28 是根据图26 制成的OP 增幅器Gain－频率特性测试结果，由图可知即使接近50MHz频率特性非常平滑，-3dB cutoff频率大约是133MHz。
标签： PCB
上传时间： 2013-11-08
上传用户：z754970244
基于通用集成运算放大器，利用MASON公式设计了一个多功能二阶通用滤波器，能同时或分别实现低通、高通和带通滤波，也能设计成一个正交振荡器。电路的极点频率和品质因数能够独立、精确地调节。电路使用4个集成运放、2个电容和11个电阻，所有集成运放的反相端虚地。利用计算机仿真电路的通用滤波功能、极点频率和品质因数的独立控制和正交正弦振荡，从而证明该滤波器正确有效。 Abstract: A new multifunctional second-order filter based on OPs was presented by MASON formula. Functions， such as high-pass， band-pass， low-pass filtering， can be realized respectively and simultaneously， and can become a quadrature oscillator by modifying resistance ratio. Its pole angular frequency and quality factor can be tuned accurately and independently. The circuit presented contains four OPs， two capacitors， and eleven resistances， and inverting input of all OPs is virtual ground. Its general filtering， the independent control of pole frequency and quality factor and quadrature sinusoidal oscillation were simulated by computer， and the result shows that the presented circuit is valid and effective.
上传时间： 2013-10-09
上传用户：13788529953
vxworks下的GIS系统。 使用说明： 1.下载 "VxEmapgis.out" 或则 "VxEmapgis2.out" 到目标机 2.运行 "main" ，启动应用程序 , 3.按 "ESC" 弹出菜单， 4.选择 "打开图层" ， 弹出图打开窗口 ， 输入图层文件名称 如 “road.vxw” 或者 “water.vxw” 5.按 大写字母"O"，确定， 或者大写字母 “C”取消 6.按方向箭头、pagedown , pageup 实现漫游 ， , + , - 实现缩放 7.按 "ESC" 第二次可以取消菜单 8.图层控制窗口中,列出了已打开的图层 , 使用方向箭头移动,选择相应的图层可以关闭,也可以在这里打开图层 9.选择菜单项 退出系统 ，结束应用程序 注：需要支持x86-bios 的PC机 ， 我测试所用机器是: 目标机: p2的350M cpu + 256M内存 + Tornado2.02 + windml2.0 主机: p4 + window2000 server 虽然我已经把windml的库连接到程序里，可能还需要安装WINDML2.0,我不大确定. 需要把图层文件（“road.vxw” , “water.vxw” , "region.vxw" , "placename.vxw"）,符号文件(symbollib目录)等 拷贝到wftpd的根目录下面 VxEmapgis.out : 没有中断提示 VxEmapgis2.out: 有中断提示
标签： VxEmapgis out vxworks main
上传时间： 2015-03-24
上传用户：stella2015
DSP音频处理示例The benefits of real-time analysis provided by DSP/BIOS are often required in programs that were engineered without it. When the program is not built from the ground up using the DSP/BIOS kernel and real-time analysis features, the lack of familiarity prevents engineers from reaping the benefits of this very powerful tool set, especially in the final stage of development when real-time analysis is needed most. This application note provides an example of the necessary steps required to utilize DSP/BIOS features in order to bring these solutions to bear in an existing application.
标签： DSP real-time benefits analysis
上传时间： 2014-01-06
上传用户：003030
Chipcon CC2420 reference design w/PA board rev B CC2420_w_PA_PCB.ZIP FABRICATION.PHO - fabrication drawing COPPER1.PHO - copper layer #1 (top side) COPPER2.PHO - copper layer #2 (inner ground plane) COPPER3.PHO - copper layer #3 (inner power plane) COPPER4.PHO - copper layer #4 (bottom side) TOPMASK.PHO - top side solder mask BOTTOMMASK.PHO - bottom side solder mask NCDRILL.DRL - drill data file NCDRILL.LST - drill list NCDRILL.REP - drill report
标签： 2420 FABRICATION reference fabricati
上传时间： 2015-05-11
上传用户：xc216
Digital Thermostat with High Accuracy -6,00 to 46,00 °C Digital Thermostat We build a digital thermostat for home applications, which controls the room temperature. I used the AT90S2313 microprocessor of ATMEL. The digital thermostat opens the main heating valve of the apartment and the hot water flows in the radiators. Digital Thermostat Board
标签： Thermostat Digital Accuracy digital
上传时间： 2014-01-18
上传用户：D&L37
