％ y=filter(sig,fmin,fmax) ％ 对信号进行理想滤波，可完成低通，带通 ％ sig为被滤波信号 ％ fmin为下限频率，当fmin为0时为低通滤波器，当fmin>0时，为带通滤波器 ％ fmax为上限频率，fmax>fmin ％ fs为信号的采样频率 ％ y为经过滤波后的信号
上传时间： 2017-03-06
上传用户：chens000
使用时钟PLL的源同步系统时序分析一）回顾源同步时序计算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data Rate – Hold Time下面解释以上公式中各参数的意义：Etch Delay：与常说的飞行时间(Flight Time)意义相同，其值并不是从仿真直接得到，而是通过仿真结果的后处理得来。请看下面图示：图一为实际电路，激励源从输出端，经过互连到达接收端，传输延时如图示Rmin，Rmax，fmin，Fmax。图二为对应输出端的测试负载电路，测试负载延时如图示Rising，Falling。通过这两组值就可以计算得到Etch Delay 的最大和最小值。
上传时间： 2013-11-05
上传用户：VRMMO
This routine calls the glpk library to solve a LP/MIP problem. A typical LP problem has following structure: [min|max] C x s.t. Ax ["="|"<="|">="] b {x <= UB} {x >= LB} The calling syntax is: [XMIN,fmin,STATUS,EXTRA]=glpkmex(SENSE,C,A,B,CTYPE,LB,UB,... VARTYPE,PARAM,LPSOLVER,SAVE)
标签： problem following routine library
上传时间： 2014-11-30
上传用户：changeboy
