Verilog语言的<b>fifo</b>设计

基于cpld的pwm控制设计采用vhdl.verilog语言设计对大家比较有用

基于cpld的pwm控制设计采用vhdl.verilog语言设计对大家比较有用

标签： verilog cpld vhdl pwm

上传时间： 2014-01-09

上传用户：baiom
这是一个用verilog语言设计的数字频率及的源代码

这是一个用verilog语言设计的数字频率及的源代码，上传一下，供大家研究

标签： verilog 语言数字频率源代码

上传时间： 2013-12-23

上传用户：tianjinfan
用Verilog语言编写的实现NAND Flash块的控制存取以及同步的FIFO的控制

用Verilog语言编写的实现NAND Flash块的控制存取以及同步的FIFO的控制

标签： Verilog Flash NAND FIFO

上传时间： 2014-01-23

上传用户：Yukiseop
用VHDL语言编写的实现FIFO的设计

用VHDL语言编写的实现FIFO的设计，经编译下载成功

标签： VHDL FIFO 语言编写

上传时间： 2016-10-19

上传用户：阳光少年2016
用Verilog语言写的FPGA FIFO

用Verilog语言写的FPGA FIFO，仅供参考。

标签： Verilog FPGA FIFO 语言

上传时间： 2014-01-20

上传用户：klin3139
1. 下列说法正确的是（） A. Java语言不区分大小写 B. Java程序以类为基本单位 C. JVM为Java虚拟机JVM的英文缩写 D. 运行Java程序需要先安装JDK

1. 下列说法正确的是（） A. Java语言不区分大小写 B. Java程序以类为基本单位 C. JVM为Java虚拟机JVM的英文缩写 D. 运行Java程序需要先安装JDK 2. 下列说法中错误的是 ( ) A. Java语言是编译执行的 B. Java中使用了多进程技术 C. Java的单行注视以//开头 D. Java语言具有很高的安全性 3. 下面不属于Java语言特点的一项是( ) A. 安全性 B. 分布式 C. 移植性 D. 编译执行 4. 下列语句中，正确的项是 ( ) A . int $e,a,b=10 B. char c,d=’a’ C. float e=0.0d D. double c=0.0f

标签： Java A. B. C.

上传时间： 2017-01-04

上传用户：netwolf
define 编译原理词法分析器八、实验一：设计SAMPLE语言的词法分析器检查要求： a) 启动程序后

define 编译原理词法分析器八、实验一：设计SAMPLE语言的词法分析器检查要求： a) 启动程序后，先输出作者姓名、班级、学号（可用汉语、英语或拼音）； b) 请求输入测试程序名，键入程序名后自动开始词法分析并输出结果； c) 输出结果为单词的二元式序列（样式见样板输出1和2）； d) 要求能发现下列词法错误和指出错误性质和位置：非法字符，即不是SAMPLE字符集的符号；字符常数缺右边的单引号（字符常数要求左、右边用单引号界定，不能跨行）；注释部分缺右边的界符*/（注释要求左右边分别用/*和*/界定，不能跨行）。

标签： define SAMPLE 分析器编译原理

上传时间： 2014-11-05

上传用户：xuan‘nian
利用Verilog语言进行FIFO设计

利用Verilog语言进行FIFO设计，在FPGA中实现32X8FIFO功能

标签： Verilog FIFO 语言

上传时间： 2017-03-16

上传用户：569342831
八、设计SAMPLE语言的语法、语义分析器

八、设计SAMPLE语言的语法、语义分析器，输出四元式的中间结果。检查要求： a] 启动程序后，先输出作者姓名、班级、学号（可用汉语、英语或拼音）。 b] 请求输入测试程序名，键入程序名后自动开始编译。 c] 输出四元式中间代码（样式见样板输出3和4）。 d] 能发现程序的语法错误并输出出错信息。

标签： SAMPLE 语言分析器

上传时间： 2017-03-21

上传用户：924484786
设计SAMPLE语言的词法分析器检查要求： a] 启动程序后

设计SAMPLE语言的词法分析器检查要求： a] 启动程序后，先输出作者姓名、班级、学号（可用汉语、英语或拼音）； b] 请求输入测试程序名，键入程序名后自动开始词法分析并输出结果； c] 输出结果为单词的二元式序列（样式见样板输出1和2）；

标签： SAMPLE 语言分析器启动程序

上传时间： 2013-11-26

上传用户：yd19890720