1．6个数码管静态显示驱动 2．按键模式选择(时\分\秒)与调整控制 3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个静态数码管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)显示时、分、秒；要求模式按键和调整按键信号都取自经过防抖处理后的按键跳线插孔。
标签： 模块 数码管 按键 原理图
上传时间： 2013-12-09
上传用户：lili123
可编程逻辑器件PLD入门教材很好的介绍了 该语言的运用以及设计
标签： PLD 可编程逻辑器件 入门教 语言
上传时间： 2014-01-22
上传用户：youke111
一个基于C语言的生产者与消费者的设计与实现
标签： C语言
上传时间： 2016-08-09
上传用户：skhlm
213viterbi译码的verilog语言实现
标签： viterbi verilog 213 译码
上传时间： 2016-08-10
上传用户：nanfeicui
用Verilog语言生成7位的小m序列，产生pn码
标签： Verilog 语言 序列
上传时间： 2016-08-14
上传用户：firstbyte
使用C语言开发的基于51单片机设计计时秒表，LCD数码管显示
标签： C语言 51单片机 计时
上传时间： 2016-08-19
上传用户：dave520l
采用的是VC++语言编写的软件工程课程设计文档
标签： VC 语言 编写 文档
上传时间： 2014-01-08
上传用户：lxm
adi串行AD AD9229的控制使用ISE平台 Verilog语言
标签： Verilog 9229 adi ISE
上传时间： 2013-12-27
上传用户：dsgkjgkjg
AD9289的控制 使用Verilog语言
标签： Verilog 9289 AD 控制
上传时间： 2016-08-20
上传用户：huannan88
fifo.v verilog实现的先进先出存储器
标签： verilog fifo 存储器
上传时间： 2016-08-25
上传用户：GHF
