Verilog语言的<b>fifo</b>设计

基于Verilog HDL的电梯系统设计

基于Verilog HDL的电梯系统设计

标签： Verilog HDL 电梯系统设计

上传时间： 2015-11-22

上传用户：Divine
verilog语言编写的FPGA代码。功能为pc机通过epp不断写数到sram中

verilog语言编写的FPGA代码。功能为pc机通过epp不断写数到sram中，然后pc发送中断信号打断写过程读取sram中的数据。rar包中包含epp协议，模块文件和测试文件（test）。

标签： verilog FPGA sram epp

上传时间： 2013-12-17

上传用户：1966640071
verilog语言编写可综合FIFO。简单实用

verilog语言编写可综合FIFO。简单实用

标签： verilog FIFO 语言编写

上传时间： 2013-12-13

上传用户：阿四AIR
VHDL语言的设计与应用PDG书籍

VHDL语言的设计与应用PDG书籍，请用dgreader free.exe工具打开

标签： VHDL PDG 语言书籍

上传时间： 2015-12-01

上传用户：日光微澜
2004China Undergraduate Mathematical Contest in Modeling (CUMCM)是2004年全国数学建模大赛的题目（B题）。现将题目

2004China Undergraduate Mathematical Contest in Modeling (CUMCM)是2004年全国数学建模大赛的题目（B题）。现将题目，建模过程及利用“多元线性回归和人工神经网络”解题的源代码上传给大家一起分享。

标签： 2004 Undergraduate Mathematical Modeling

上传时间： 2014-01-08

上传用户：youth25
CCS的运行环境下的DSP2812种b部分程序代码

CCS的运行环境下的DSP2812种b部分程序代码，刚刚学习，希望大家有所帮助

标签： 2812 CCS DSP 运行环境

上传时间： 2014-01-21

上传用户：zukfu
一个可综合的同步FIFO的verilog源代码

一个可综合的同步FIFO的verilog源代码

标签： verilog FIFO 源代码

上传时间： 2015-12-13

上传用户：天诚24
此程序为串行通信程序,采用verilog语言编写的,经过仿真验证已经通过.

此程序为串行通信程序,采用verilog语言编写的,经过仿真验证已经通过.

标签： verilog 程序串行通信仿真验证

上传时间： 2013-12-23

上传用户：yzy6007
Hynix公司8M byte sdr sdram的verilog语言仿真实现。

Hynix公司8M byte sdr sdram的verilog语言仿真实现。

标签： verilog Hynix sdram byte

上传时间： 2014-12-04

上传用户：h886166
基于VHDL语言的HDB3码编译码器的设计 HDB3 码的全称是三阶高密度双极性码

基于VHDL语言的HDB3码编译码器的设计 HDB3 码的全称是三阶高密度双极性码，它是数字基带传输中的一种重要码型，具有频谱中无直流分量、能量集中、提取位同步信息方便等优点。HDB3 码是在AMI码(极性交替转换码)的基础上发展起来的，解决了AMI码在连0码过多时同步提取困难的问题

标签： HDB3 VHDL 语言编译码器

上传时间： 2015-12-21

上传用户：jeffery