The Virtex-4 features, such as the programmable IDELAY and built-in FIFO support, simplifythe bridging of a high-speed, PCI-X core to large amounts of DDR-SDRAM memory. Onechallenge is meeting the PCI-X target initial latency specification. PCI-X Protocol Addendum tothe PCI Local Bus Specification Revision 2.0a ([Ref 6]) dictates that when a target signals adata transfer, "the target must do so within 16 clocks of the assertion of FRAME#." PCItermination transactions, such as Split Response/Complete, are commonly used to meet thelatency specifications. This method adds complexity to the design, as well as additional systemlatency. Another solution is to increase the ratio of the memory frequency to the PCI-X busfrequency. However, this solution increases the required power and clock resource usage.
上传时间: 2013-11-24
上传用户:18707733937
因为PCIE 3.0信号的速率可以达到8Gb/s,而且链路通道走线也可能会很长,这可能会导致高速信号衰减过大,在接收端无法得到张开的眼图。因此在PCIE 3.0的Tx和Rx端均使用了均衡设置,以补偿长链路时高速信号的衰减。
上传时间: 2013-10-27
上传用户:894448095
本文介绍一种基于PCI Express 总线的高速数据采集卡的设计方案及功能实现。给出系统的基本结构及单元组成,重点阐述系统硬件设计的关键技术和本地总线的控制逻辑,详细探讨了基于DriverWorks 的设备驱动程序的开发以及上层应用软件的设计。该系统通过实践验证,可用于卫星下行高速数据的接收并可适用于其他高速数据采集与处理系统。关键词:PCI Express 总线 PCIE PEX8311 DMA 板卡驱动 随着空间科学和空间电子学技术的飞速发展,空间科学实验的种类和数量以及科学实验所产生的数据量不断增加。为了使地面接收处理系统能够实时处理和显示科学图像数据,必须要设计出新的地面数据接收处理系统,实现大量高速数据的正确接收采集、处理以及存储。为了满足地面系统的要求,并为以后的计算机系统升级提供更广阔的空间,本系统拟采用第三代I/O 互连技术PCI Express(简称PCI-E)作为本数据采集卡的进机总线形式。本文通过对PCI-E 总线专用接口芯片PLX 公司的PEX8311 性能分析,特别是对突发读、写和DMA读操作的时序研究,设计出本地总线的可编程控制逻辑,并详细讨论了整个PCI-E 高速数据采集卡的硬件设计方案,以及WDM 驱动程序和上层应用程序的设计方法。
上传时间: 2013-10-27
上传用户:tianyi996
vbe 3.0 vesa bios 规范
上传时间: 2015-01-08
上传用户:cainaifa
cgal 3.0.1 的文挡
标签: cgal
上传时间: 2014-12-03
上传用户:qq21508895
cgal 3.0,Computational Geometry Algorithms Library
标签: Computational Algorithms Geometry Library
上传时间: 2015-01-08
上传用户:TRIFCT
AGP 3.0 规范
上传时间: 2013-12-29
上传用户:3到15
Pci Express系统结构电子书
上传时间: 2014-01-03
上传用户:lunshaomo
开发环境为visual dsp++3.0的FIR程序模块
上传时间: 2015-01-25
上传用户:a3318966
开发环境为visual dsp++3.0的复数FIR滤波器源码
上传时间: 2014-01-06
上传用户:yimoney