基于cpld的pwm控制设计\r\n采用vhdl.verilog语言设计\r\n对大家比较有用
上传时间: 2013-08-20
上传用户:sk5201314
介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现。采用了状态机和流水线技术,使得在面积和速度上达到最佳优化;添加了输入和输出接口的设计以增强该算法应用的灵活性。各模块均用硬件描述语言实现,最终下载到FPGA芯片Stratix EP1S25F780C5中。
上传时间: 2013-08-20
上传用户:HGH77P99
fpga 实现电机控制。采用xilinx 的microblaze
标签: microblaze xilinx fpga 电机控制
上传时间: 2013-08-21
上传用户:laozhanshi111
采用CPLD来培植ALTERA公司的CYCLONE系列FPGA,(AS,PS,FAS)可选
上传时间: 2013-08-27
上传用户:it男一枚
本文:采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C/A码产生器。C/A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用,通过硬件描述语言VERILOG在ISE中实现电路生成,采用MODELSIM、SYNPLIFY工具分别进行仿真和综合。
上传时间: 2013-08-31
上传用户:pwcsoft
采用按时间抽选的基4原位算法和坐标旋转数字式计算机(CORDIC)算法实现了一个FFT实时谱分析系统。整个设计采用流水线工作方式,保证了系统的速度,避免了瓶劲的出现;整个系统采用FPGA实现,实验表明,该系统既有DSP器件实现的灵活性又有专用FFT芯片实现的高速数据吞吐能力,可以广泛地应用于数字信号处理的各个领域。
上传时间: 2013-08-31
上传用户:731140412
采用Verilog语言,实现了FPGA控制视频芯片的数据采集,并将数据按帧存储起来
上传时间: 2013-09-01
上传用户:喵米米米
采用MaxPlusII写的一个小时钟程序,也是供初学参考。呵呵。注///版主,开发环境里面没有MaxPlusII.
上传时间: 2013-09-02
上传用户:lo25643
无沦是用离散逻辑、可编程逻辑,还是用全定制硅器件实现的任何数字设计,为了成功地操\r\n作,可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将\r\n导致错误的行为,并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可\r\n分为如下四种类型:全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统能够包括上\r\n述四种时钟类型的任意组合。
上传时间: 2013-09-04
上传用户:yelong0614
Protel 99SE采用数据库的管理方式。Protel 99SE软件沿袭了Protel以前版本方便易学的特点,内部界面与Protel 99大体相同,新增加了一些功能模块,功能更加强大。新增的层堆栈管理功能,可以设计32个信号层,16个地电层,
上传时间: 2013-09-10
上传用户:我累个乖乖