XAPP858 - 利用 Virtex-5 FPGA 实现的高性能 DDR2 SDRAM 接口数据采集 本应用指南描述了用于实现 667 Mbps（333 MHz）高性能 DDR2 SDRAM 接口的控制器和数据采集的技巧。 本数据采集技巧使用了输入串行器/解串器（ISERDES）和输出串行器/解串器（OSERDES）的功能。
上传时间： 2014-01-19
上传用户：sk5201314
RS-485接口具有较强的抗干扰性，数据传输的距离较远，在一些应用中常常需要把RS-232标准的信号转换为RS-485的标准信号进传输。图中所示电路允许数据在RS-232/RS-485这两个不兼容的串行数据接口间传递。传输速度为480波特时，传输距离可达1750米。图中双RS-232收发器IC1将主机(PC)输出的RS-232电平转换为TTL电平，驱动高速RS-485收发器IC2 的输入，倒相器使IC2、IC3在受到起始位时被激活。
上传时间： 2015-11-25
上传用户：zuozuo1215
在QuartusII中使用AHDL语言编写一个RS232串行数据通信接口，要求设计输入输出端口，要求能提供的接收端口正确地接收。其中1bit作为start位，8bit作为数据，1bit作为end位。
上传时间： 2013-12-19
上传用户：huyiming139
研究了一种基于C8051F处理器以及LCD显示的多通道输入输出参数检测系统，采用总线型设计，通过I2C以及232/485串行接口实现与现场设备以及上位机（PC机）之间的通讯
上传时间： 2014-01-17
上传用户：2404
使用DVCC实验系统中的并行接口芯片8255A的B口作输入口，使工作于方式1,将PB0～PB7连接到手动开关K1～K8,将手动脉冲信号SP作为8255B口的选通信号，连接到PC2。将B品工作于方式1时的中断请求信号（PC0）连接到8255A的IR3,8255A的片选信号无需连接（系统已连接好）。8259A的CS连接地址译码输出端Y6,8259A的端口地址为60H、61H
上传时间： 2013-12-28
上传用户：xinyuzhiqiwuwu
2407asm文件夹包括第8~13章的汇编语言代码及使用说明。有如下子文件夹： 第8章数字输入输出模块(led)； 第8章数字输入输出模块(LED+KEY)； 第9章事件管理器模块(PWM)； 第9章事件管理器模块_捕捉(cap)； 第9章事件管理器模块_定时器中断(Timer_INT)； 第10章模数转换模块(ADC)； 第11章串行外设接口模块(SPI)； 第12章串行通信接口模块(SCI)； 第13章局部控制器模块(CAN)。
上传时间： 2013-12-16
上传用户：洛木卓
2407C文件夹包括第8~16章的C语言代码及使用说明。有如下子文件夹： 第8章数字输入输出8路开关量输入输出(8IOIN+8IOOUT)； 第8章数字输入输出模块(led)； 第8章数字输入输出模块(LED+KEY)； 第9章事件管理器模块(PWM)； 第9章事件管理器模块_编码(QEP)； 第9章事件管理器模块_捕捉(cap)； 第10章事件管理器模块_定时器中断(Timer_INT)； 第10章模数转换模块(ADC)； 第11章串行外设接口模块(SPI +DA)； 第11章串行外设接口模块(led8py)； 第12章串行通信接口模块(SCI)； 第13章局部控制器模块(CAN)； 第14章图形液晶显示模块接口及应用(LCD)； 第15章串行EEPROM的接口编程(eeprom)； 第16章在TMS320LF2407上实现快速傅立叶变换(fft)。
上传时间： 2016-01-04
上传用户：wlcaption
占用资源少的verilog HDL uart接口；采用固定波特率115200，可以修改程序中的分频来修改波特率，模式为1个启始位，8位数据位，1个停止位；带1字节缓存；当缓存空时输出空信号
上传时间： 2013-12-28
上传用户：kikye
用VHDL编写的简单POC（并行输出控制）程序，可以实现CPU以及外设之间的接口功能
上传时间： 2016-02-15
上传用户：wl9454
TMS320F2812DSP与DAC7731的接口程序，DA的输出电压从－10V依次递增到8.75V
上传时间： 2016-02-20
上传用户：cjl42111
