虫虫首页|资源下载|资源专辑|精品软件
登录|注册

跨层设计

  • 摘要: 本文介绍了基于FPGA 的出租车计价器系统的功能、设计思想和实现, 该设计采用模块化自上而下的层次化设计,顶 层设计有5 个模块,各模块中子模块采用VHDL 或图形法设计。在Max+plus

    摘要: 本文介绍了基于FPGA 的出租车计价器系统的功能、设计思想和实现, 该设计采用模块化自上而下的层次化设计,顶 层设计有5 个模块,各模块中子模块采用VHDL 或图形法设计。在Max+plusⅡ下实现编译、仿真等,最后成功下载到FPGA 芯 片中。完成了可预置自动计费、自动计程、计时、空车显示等多功能计价器。由于FPGA 具有高密度、可编程及有强大的软件 支持等特点,所以该设计具有功能强、灵活和可靠性高等特点,具有一定的实用价值。

    标签: FPGA VHDL plus Max

    上传时间: 2013-12-09

    上传用户:llandlu

  • eth_speci,以太网mac层设计思路说明

    eth_speci,以太网mac层设计思路说明

    标签: eth_speci mac 以太网

    上传时间: 2013-12-24

    上传用户:hzy5825468

  • 本文是校园高可用性网络的设计有关接入层设计的一些针对性的实验。

    本文是校园高可用性网络的设计有关接入层设计的一些针对性的实验。

    标签: 网络 接入层 实验

    上传时间: 2017-08-30

    上传用户:一诺88

  • 跨时钟设计

    跨时钟设计经典资料,包括程序及相关解读,此资料包含英文和中文资料,设计跨时钟时首选哦

    标签: 跨时钟

    上传时间: 2015-05-28

    上传用户:molei01

  • Altium AD设计 全志A33原厂核心板PCB 2片DDR3 4层设计

    Altium AD设计 全志A33原厂核心板PCB  2片DDR3 4层设计,可作为你产品设计的参考。可作为你产品设计的参考。

    标签: altium ad设计 a33 pcb ddr3

    上传时间: 2022-04-08

    上传用户:20125101110

  • Altium AD设计 14层设计 ZYNQ系列XC7Z020CLG4核心板设计 原理图+PCB文件

    Altium AD设计 14层设计 ZYNQ系列XC7Z020CLG400 核心板设计 原理图+PCB文件,ad 设计的工程文件,包括原理图及PCB印制板图,可以用Altium Designer(AD)软件打开或修改,可作为你产品设计的参考。

    标签: altium ad设计

    上传时间: 2022-04-08

    上传用户:hbsun

  • 12层设计EP2C35F672  FPGA开发板Cadence Allegro PCB 设计文件

    12层设计EP2C35F672  FPGA开发板Cadence Allegro PCB 设计文件,Cadence Allegro设计文件,可作为你产品设计的参考。

    标签: ep2c35f672 nbsp fpga

    上传时间: 2022-04-08

    上传用户:moh2000

  • 由于无线链路和拓扑结构的时变特性

    由于无线链路和拓扑结构的时变特性,Ad Hoc网络的优化设计面临挑战.为解决这个难题,提出了跨层设计的方法.叙述了Ad Hoc网络跨层设计的概念,介绍了基于跨层方法的一些路由设计思想.提出了跨层路由设计中存在的问题和研究方向.

    标签: 无线链路 拓扑结构

    上传时间: 2013-11-28

    上传用户:问题问题

  • 基于FPGA的对象存储控制器原型的硬件设计与实现.rar

    本文对基于FPGA的对象存储控制器原型的硬件设计进行了研究。主要内容如下: ⑴研究了对象存储控制器的硬件设计,使其高效完成对象级接口的智能化管理和复杂存储协议的解析,对对象存储系统整体性能提升有重要意义。基于SoPC(片上可编程系统)技术,在FPGA(现场可编程门阵列)上实现的对象存储控制器,具有功能配置灵活,调试方便,成本较低等优点。 ⑵采用Cyclone II器件实现的对象存储控制器的网络接口,包含处理器模块、内存模块、Flash模块等核心组成部分,提供千兆以太网的网络接口和PCI(周边元件扩展接口)总线的主机接口,还具备电源模块、时钟模块等以保证系统正常运行。在设计实现PCB(印制电路板)时,从叠层设计、布局、布线、阻抗匹配等多方面解决高达100MHz的全局时钟带来的信号完整性问题,并基于IBIS模型进行了信号完整性分析及仿真。针对各功能模块提出了相应的调试策略,并完成了部分模块的调试工作。 ⑶提出了基于Virtex-4的对象存储控制器系统设计方案,Virtex-4内嵌PowerPC高性能处理器,可更好地完成对象存储设备相关的控制和管理工作。实现了丰富的接口设计,包括千兆以太网、光纤通道、SATA(串行高级技术附件)等网络存储接口以及较PCI性能更优异的PCI-X(并连的PCI总线)主机接口;提供多种FPGA配置方式。使用Cadence公司的Capture CIS工具完成了该系统硬件的原理图绘制,通过了设计规则检查,生成了网表用作下一步设计工作的交付文件。

    标签: FPGA 对象存储 原型

    上传时间: 2013-04-24

    上传用户:lijinchuan

  • MIMOOFDM关键技术研究与FPGA设计.rar

    宽带无线通信的持续高速的需求增长刺激了新的通信技术的不断产生,而这些技术的发展,很大程度上都来自于不同技术的互相补充与融合,这也成为新标准的源泉。正交频分复用(OFDM)技术在提供高效的频谱利用率以及良好的抗多径性能的同时,通过多输入输出(MIMO)技术来进一步增加信道容量,在不增加信号带宽的基础上取得更高的传输速率和更好的传输质量。因此MIMO-OFDM技术近年来在成为研究热点的同时,已被认为是下一带移动通信和网络接入标准中的核心技术。 本文主要对MIMO-OFDM系统物理层的关键技术进行了研究,并主要对系统的同步和信道估计算法进行了深入的分析,并提出了一些改进。最后进行了MIMO-OFDM基带系统基于FPGA的物理层设计,对其中一些关键模块的设计,比如信道估计和空时译码模块进行了详细的讨论。 第一章绪论部分首先结合宽带无线通信技术发展的历史就MIMO-OFDM技术产生发展的背景进行了分析,指出了MIMO-OFDM研究与发展方向,最后总结了本文的工作目标和基本要求。 第二章主要是推导分析了MIMO-OFDM系统的基本原理,先分别从OFDM技术和MIMO技术两方面概括性的介绍了其理论以及技术特点,最后对MIMO与OFDM结合的关键技术进行了讨论。 第三章是对MIMO-OFDM同步算法的研究,主要针对基于训练序列的同步算法进行了深入讨论,关注点是训练序列的设计。针对原有的一些算法进行了总结与比较,并主要对基于频域设计的训练序列符号同步算法做出了改进。 第四章首先从基于导频的信道估计算法推导开始,关注点放在MIMO-OFDM系统下的自适应信道估计算法研究。文章将原有的一些OFDM自适应信道估计算法扩展到MIMO领域,结合基于共轭梯度的自适应算法并做出了一些改进。 第五章节是本文的硬件设计部分,文章基于一个2发2收MIMO-OFDM系统进行了基带数字处理部分的FPGA设计工作,根据设计要求实现了发送端和接收端数据处理的基本功能,为完善的和更高性能的MIMO-OFDM系统实现奠定了基础。

    标签: MIMOOFDM FPGA 关键技术

    上传时间: 2013-06-25

    上传用户:wl9454