虫虫首页|资源下载|资源专辑|精品软件
登录|注册

综合器

  • 太阳能光伏发电双模式逆变器控制策略研究.rar

    世界能源危机和环境恶化促使开发利用可再生能源和各种绿色能源以实现可持续发展成为人类当前的首要任务。而随着太阳能电池和电力电子技术的不断进步,光伏发电技术和产业不仅是当今能源的一个重要补充,更具备成为未来主要能源的潜力。当前,光伏发电不断向低成本、高效率和高功率密度方向发展,太阳能光伏利用的主要形式将是并网发电系统。 @@ 本文主要工作是研究一种光伏发电并网/独立双模式逆变器的控制策略,这种逆变器不仅可靠性好,而且能提高可再生能源利用率。文章对光伏发电应用形式和并网逆变器的分类进行了阐述,综合考虑可靠性、工作效率和成本,选择两级全桥结构逆变器作为研究对象,该拓扑结构多应用于小型并网逆变器。 @@ 通过分析比较各种电流控制方式,选择单极性SPWM控制方式来产生本文逆变器控制信号。根据系统具体情况,在不同的运行模式下应用不同的控制策略。并网运行时,电网决定逆变器的输出电压,逆变器看作电流源,采用电流双闭环控制输出电流;独立运行时,逆变器采用电流电压闭环控制输出电压。并利用MATLAB Simulink对两种模式下工作的单相和三相逆变器进行仿真。依据瞬时无功理论,提出一种应用在三相电路的软件锁相环,仿真结果显示该锁相环锁相效果良好。 @@ 双模式逆变器在两种模式间切换的时候,容易对负载、电网和电源本身造成冲击和干扰,需要采取有效的切换控制方法来减少这种影响。本文详细分析了独立模式和并网模式之间切换过程,并对不同的切换顺序进行比较,并给出一种两种模式间无缝切换的控制方法。利用MATLAB Simulink对单相和三相逆变器两种模式间切换过程进行建模仿真,结果证明了这种模式切换方法的可行性。 @@ 介绍了以DSP(TMS320F2812)为核心的控制电路,并对部分硬件设计进行了分析,给出了部分软件流程图。 @@关键字:光伏发电系统;逆变器;并网运行;独立运行;无缝切换

    标签: 太阳能光伏发电 双模式 逆变器

    上传时间: 2013-04-24

    上传用户:打算打算

  • 大功率三相逆变器控制与并联技术研究.rar

    三相逆变器作为交流供电电源的主要部分,广泛地应用于电动车、电力设备、产业设备、交通车辆等领域。逆变器的并联控制技术以其广泛的应用前景也得到越来越深入地研究。人们对逆变电源的要求越来越高,高性能、高可靠性的大功率逆变器就是当今逆变电源的发展趋势之一。提高逆变电源容量主要有两个途径,设计大功率的逆变器和采用逆变器并联技术实现电源模块化。 为此,本文以两台400kVA组合式三相逆变器为对象,采用全数字化控制方式,主要研究了大功率三相逆变器的波形控制技术和并联控制技术。本文围绕大功率组合式三相逆变器,对其主电路结构、系统的数学模型、波形控制技术以及并联系统模型、并联控制方案进行了较为详细的分析和研究。分析了适用于大功率的组合式三相逆变器结构,并给出了400kVA组合式三相逆变器的主电路设计。建立和分析了组合式三相逆变器在ABC、αβ、dq 坐标系下的数学模型。针对大功率组合式三相逆变器,采用在dq 坐标系下的三相电压闭环统一控制方案。为了使大功率三相逆变器得到较好的输出电压波形质量,采用PID 瞬时值电压反馈控制和重复控制并联结合的控制方案。分析了PID 控制器和重复控制器的原理,并针对400kVA 三相逆变器的系统性能,给出了相应数字PID 控制器和重复控制器的设计。并利用Matlab 建立了系统的仿真模型,给出了理论研究结果。提出了有效提高系统动态性能的两种方法:加负载电流前馈和动态过程中强制改变改变调制比。介绍了大功率三相逆变器的短路限流保护技术,提出了采用瞬时值限流电路和单独的软件限流环相结合的方案,保证大功率三相逆变器在短路时自动限流保护。对两台大功率三相逆变器组成的并联系统的结构、环流特性及逆变器的输出功率进行了分析。详细分析了输出阻抗特性不同时,逆变器环流和输出功率分配的差异,得出了输出阻抗对环流和功率影响的一般规律。针对大功率三相逆变器并联系统,采用基于功率误差的分散逻辑控制方案。分析了基于功率误差的分散逻辑控制原理,逆变器输出功率的检测和母线信号综合的脉宽调制原理。根据400kVA 三相逆变器并联系统的输出阻抗特性,采用了无功调节输出电压幅值和同步锁相实现相位同步的并联控制策略。 本文最后在两台400kVA组合式三相逆变器样机上得到了实验验证。实验结果进一步验证了大功率三相逆变器的波形控制和并联控制策略有效可行性。

    标签: 大功率 三相逆变器 控制

    上传时间: 2013-07-02

    上传用户:coolloo

  • LLC谐振变换器的研究.rar

    谐振变换器相对硬开关PWM变换器,具有开关频率高、关断损耗小、效率高、重量轻、体积小、EMI噪声小、开关应力小等优点。而LLC谐振变换器具有原边开关管易实现全负载范围内的ZVS,次级二极管易实现ZCS谐振电感和变压器易实现磁性元件的集成,以及输入电压范围宽等优点,因而得到了广泛的关注。 本文对谐振变换器的基本分类和各种谐振变换器的优缺点进行了比较和总结,并与传统PWM变换器进行了对比,总结出LLC谐振变换器的主要优点。并以400W LLC谐振变换器为目标设计,LLC前级使用APFC电路,后一级是LLC谐振变换器。 首先,基于FHA(基波分析法)的方法对LLC谐振变换器进了稳态电路的分析,并详细阐述了LLC谐振变换器在各个开关频率范围内的工作原理和工作特性。随后,文章详细比较了LLC谐振变换器与传统的谐振变换器和半桥PWM变换器不同之处。 然后,文章分别采用分段线性法和扩展描述函数法建立了LLC谐振变换器的小信号模型。由于分段线性法建立的小信号模型仅考虑了LLC谐振变换器工作在满负载的情况下,为了建立更具一般性的模型,论文又采用了扩展描述函数法建模,用以指导控制环路的设计。 接着,论文对整个系统进行了综合设计。文章给出了APFC部分的主电路和控制补偿回路的具体设计;同时,也做出了LLC谐振变换器主电路的具体设计,而LLC谐振变换器控制回路的设计,仍需要更深一步的研究,并需提出一种切实可行的设计方法。 最后,采用Pspiee软件建立了仿真模型。仿真结果得出LLC谐振变换器能在负载和输入电压变化范围都很大的情况下实现输出电压的稳定调节,并能实现场效应管和二极管的软开关,验证了理论分析的正确性;由于实验条件的限制,制作的实验电路板处于调试之中,希望进一步验证理论设计的正确性。

    标签: LLC 谐振变换器

    上传时间: 2013-04-24

    上传用户:DanXu

  • 三电平逆变器SVPWM控制策略研究.rar

    多电平逆变器在大容量、高压场合得到了广泛的应用。在多电平逆变器的多种控制策略中,空间矢量脉宽调制(SVPWM)算法具有调制比大、能够优化输出电压波形、易于数字实现、母线电压利用率高等优点,成为人们关注的热点。 本文首先对电力电子技术的发展前景和多电平逆变器控制技术的发展状况进行了综述。在分析两电平逆变器工作原理的基础上对三电平逆变器进行了研究,综合比较了三电平逆变电路三种典型拓扑结构的优缺点;介绍了二极管箝位型三电平逆变器,分析了二极管箝位型三电平逆变器相对于传统两电平逆变器的优点,体现了课题研究的重要意义。其次,本文以中点箝位式三电平逆变器的基本拓扑结构为基础,着重分析了三电平空间电压矢量调制基本原理,提出了一种将最近的三个矢量合成参考矢量的空间矢量脉宽调制算法,给出大扇区和小三角形区域判断规则以及合成参考电压矢量的相应输出作用顺序,并优化了开关矢量的作用顺序,利于实现对中点电压的控制,使算法易于实现。再次,论文分析了三电平逆变器直流侧电容电压不平衡产生的原因,分析了大、中、小矢量对中点电位的影响,提出了能够影响中点电位波动的关键矢量,并通过分配成对小矢量的作用时间实现了对中点电位的控制。最后,采用MATLAB软件对所推导的三电平逆变器SVPWM调制算法进行了仿真分析,结果证明了算法的可行性。

    标签: SVPWM 三电平逆变器 控制策略

    上传时间: 2013-08-01

    上传用户:icarus

  • 基于FPGA的通用异步收发器的设计.rar

    通用异步收发器(Universal Asynchronous Receiver Transmitter,UART)是一种能同时支持短距离和长距离数据传输的串行通信接口,被广泛应用于微机和外设之间的数据交换。像8251、NS8250、NS16550等都是常用的UART芯片,但是这些专用的串行接口芯片的缺点是数据传输速率比较慢,难以满足高速率数据传输的场合,而更重要的就是它们都具有不可移植性,因此要利用这些芯片来实现PC机和FPGA芯片之间的通信,势必会增加接口连线的复杂程度以及降低整个系统的稳定性和有效性。 本课题就是针对UART的特点以及FPGA设计具有可移植性的优势,提出了一种基于FPGA芯片的嵌入式UART设计方法,其中主要包括状态机的描述形式以及自顶向下的设计方法,利用硬件描述语言来编制UART的各个子功能模块以及顶层模块,之后将其集成到FPGA芯片的内部,这样不仅能解决传统UART芯片的缺点而且同时也使整个系统变得更加具有紧凑性以及可靠性。 本课题所设计的LIART支持标准的RS-232C传输协议,主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式,还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力,模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用IP模块复用技术设计数据缓冲区FIFO,采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境,也能适合低速的数据传输场合,因此可以达到资源利用的最大化。 在具体的设计过程中,利用Synplify Pro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。各项数据结果表明,本课题中所设计的UART满足预期设计目标。

    标签: FPGA 异步收发器

    上传时间: 2013-08-02

    上传用户:rocketrevenge

  • 基于FPGA的RS255,223编解码器的高速并行实现.rar

    随着信息时代的到来,用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落,信号经信道传输后,到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS(Reed—Solomon)码是差错控制领域中一类重要的线性分组码,由于它编解码结构相对固定,性能强,不但可以纠正随机差错,而且对突发错误的纠错能力也很强,被广泛应用在数字通信、数据存储系统中,以满足对数据传输通道可靠性的要求。因此设计一款高性能的RS编解码器不但具有很大的应用意义,而且具有相当大的经济价值。 本文首先介绍了线形分组码及其子码循环码、BCH码的基础理论知识,重点介绍了BCH码的重要分支RS码的常用编解码算法。由于其算法在有限域上进行,接着介绍了有限域的有关理论。基于RS码传统的单倍结构,本文提出了一种八倍并行编码及九倍并行解码方案,并用Verilog HDL语言实现。其中编码器基于传统的线性反馈移位寄存器除法电路并进行八倍并行扩展,译码器关键方程求解模块基于修正的欧几里德算法设计了一种便于硬件实现的脉动关键方程求解结构,其他模块均采用九倍并行实现。由于进行了超前运算、流水线及并行处理,使编解码的数据吞吐量大为提高,同时延时更小。 本论文设计了C++仿真平台,并与HDL代码结果进行了对比验证。Verilog HDL代码经过modelsim仿真验证,并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上进行综合验证以及静态时序分析,综合软件为QUATURSⅡ V8.0。验证及测试表明,本设计在满足编解码基本功能的基础上,能够实现数据的高吞吐量和低延时传输,达到性能指标要求。本论文在基于FPGA的RS(255,223)编解码器的高速并行实现方面的研究成果,具有通用性、可移植性,有一定的理论及经济价值。

    标签: FPGA 255 223

    上传时间: 2013-04-24

    上传用户:思琦琦

  • MPEG2视频解码器的FPGA设计.rar

    MPEG-2是MPEG组织在1994年为了高级工业标准的图象质量以及更高的传输率所提出的视频编码标准,其优秀性使之成为过去十年应用最为广泛的标准,也是未来十年影响力最为广泛的标准之一。 本文以MPEG-2视频标准为研究内容,建立系统级设计方案,设计FPGA原型芯片,并在FPGA系统中验证视频解码芯片的功能。最后在0.18微米工艺下实现ASIC的前端设计。完成的主要工作包括以下几个方面: 1.完成解码系统的体系结构的设计,采用了自顶而下的设计方法,实现系统的功能单元的划分;根据其视频解码的特点,确定解码器的控制方式;把视频数据分文帧内数据和帧间数据,实现两种数据的并行解码。 2.实现了具体模块的设计:根据本文研究的要求,在比特流格式器模块设计中提出了特有的解码方式;在可变长模块中的变长数据解码采用组合逻辑外加查找表的方式实现,大大减少了变长数据解码的时间;IQ、IDCT模块采用流水的设计方法,减少数据计算的时间:运动补偿模块,针对模块数据运算量大和访问帧存储器频繁的特点,采用四个插值单元同时处理,增加像素缓冲器,充分利用并行性结构等方法来加快运动补偿速度。 3.根据视频解码的参考软件,通过解码系统的仿真结果和软件结果的比较来验证模块的功能正确性。最后用FPGA开发板实现了解码系统的原型芯片验证,取得了良好的解码效果。 整个设计采用Verilog HDL语言描述,通过了现场可编程门阵列(FPGA)的原型验证,并采用SIMC0.18μm工艺单元库完成了该电路的逻辑综合。经过实际视频码流测试,本文设计可以达到MPEG-2视频主类主级的实时解码的技术要求。

    标签: MPEG2 FPGA 视频解码器

    上传时间: 2013-07-27

    上传用户:ice_qi

  • 基于FPGA的OFDM调制解调器的设计与实现.rar

    正交频分复用(OFDM)技术是一种多载波数字调制技术,具有频谱利用率高、抗多径干扰能力强、成本低等特点,适合无线通信的高速化、宽带化及移动化的需求,将成为下一代无线通信系统(4G)的核心调制传输技术。 本文首先描述了OFDM技术的基本原理。对OFDM的调制解调以及其中涉及的特性和关键技术等做了理论上的分析,指出了OFDM区别于其他调制技术的巨大优势;然后针对OFDM中的信道估计技术,深入分析了基于FFT级联的信道估计理论和基于联合最大似然函数的半盲分组估计理论,在此基础上详细研究描述了用于OFDM系统的迭代的最大似然估计算法,并利用Matlab做了相应的仿真比较,验证了它们的有效性。 而后,在Matlab中应用Simulink工具构建OFDM系统仿真平台。在此平台上,对OFDM系统在多径衰落、高斯白噪声等多种不同的模型参数下进行了仿真,并给出了数据曲线,通过分析结果可正确评价OFDM系统在多个方面的性能。 在综合了OFDM的系统架构和仿真分析之后,设计并实现了基于FPGA的OFDM调制解调系统。首先根据802.16协议和OFDM系统的具体要求,设定了合理的参数;然后从调制器和解调器的具体组成模块入手,对串/并转换,QPSK映射,过采样处理,插入导频,添加循环前缀,IFFT/FFT,帧同步检测等各个模块进行硬件设计,详细介绍了各个模块的设计和实现过程,并给出了相应的仿真波形和参数说明。其中,针对定点运算的局限性,为系统设计并自定义了24位的浮点运算格式,参与傅立叶反变换和傅立叶变换的运算,在系统参数允许的范围内,充分利用了有限资源,提高了系统运算精度;然后重点描述了基于FPGA的快速傅立叶变换算法的改进、优化和设计实现,针对原始快速傅立叶变换FPGA实现算法运算空闲时间过多,资源占用较大的问题,提出了带有流水作业功能、资源占用较少的快速傅立叶变换优化算法设计方案,使之运用于OFDM基带处理系统当中并加以实现,结果满足系统参数的需求。最后以理论分析为依据,对整个OFDM的基带处理系统进行了系统调试与性能分析,证明了设计的可行性。 综上所述,本文完成了一个基于FPGA的OFDM基带处理系统的设计、仿真和实现。本设计为OFDM通信系统的进一步改进提供了大量有用的数据。

    标签: FPGA OFDM 调制解调器

    上传时间: 2013-07-25

    上传用户:14786697487

  • 图象压缩系统中熵编解码器的FPGA设计及实现

    随着移动终端、多媒体、Internet网络、通信,图像扫描技术的发展,以及人们对图象分辨率,质量要求的不断提高,用软件压缩难以达到实时性要求,而且会带来因传输大量原始图象数据带来的带宽要求,因此采用硬件实现图象压缩已成为一种必然趋势。而熵编码单元作为图像变换,量化后的处理环节,是图像压缩中必不可少的部分。研究熵编解码器的硬件实现,具有广阔的应用背景。本文以星载视频图像压缩的硬件实现项目为背景,对熵编码器和解码器的硬件实现进行探讨,给出了并行熵编码和解码器的实现方案。熵编解码器中的难点是huffman编解码器的实现。在设计并行huffman编码方案时通过改善Huffman编码器中变长码流向定长码流转换时的控制逻辑,避免了因数据处理不及时造成数据丢失的可能性,从而保证了编码的正确性。而在实现并行的huffman解码器时,解码算法充分利用了规则化码书带来的码字的单调性,及在特定长度码字集内码字变化的连续性,将并行解码由模式匹配转换为算术运算,提高了存储器的利用率、系统的解码效率和速度。在实现并行huffman编码的基础上,结合针对DC子带的预测编码,针对直流子带的游程编码,能够对图像压缩系统中经过DWT变换,量化,扫描后的数据进行正确的编码。同时,在并行huffman解码基础上的熵解码器也可以解码出正确的数据提供给解码系统的后续反量化模块,进一步处理。在本文介绍的设计方案中,按照自顶向下的设计方法,对星载图像压缩系统中的熵编解码器进行分析,进而进行逻辑功能分割及模块划分,然后分别实现各子模块,并最终完成整个系统。在设计过程中,用高级硬件描述语言verilogHDL进行RTL级描述。利用了Altera公司的QuartusII开发平台进行设计输入、编译、仿真,同时还采用modelsim仿真工具和symplicity的综合工具,验证了设计的正确性。通过系统波形仿真和下板验证熵编码器最高频率可以达到127M,在62.5M的情况下工作正常。而熵解码器也可正常工作在62.5M,吞吐量可达到2500Mbps,也能满足性能要求。仿真验证的结果表明:设计能够满足性能要求,并具有一定的使用价值。

    标签: FPGA 图象压缩

    上传时间: 2013-05-18

    上传用户:吴之波123

  • MIMO-GMC系统中Turbo译码器的设计及FPGA实现

    Turbo码是一类并行级联的系统卷积码,它是在综合级联码、最大后验概率(MAP)译码、软输入软输出及迭代译码等理论基础上的一种创新。Turbo码的基本原理是通过对编码器结构的巧妙设计,多个子码通过交织器隔离进行并行级联编码输出,增大了码距。译码器则以类似内燃机引擎废气反复利用的机理进行迭代译码以反复利用有效信息流,从而获得卓越的纠错能力。计算机仿真表明,Turbo码不但在加性高斯噪声信道下性能优越,而且具有很强的抗衰落、抗干扰能力,当交织长度足够长时,其纠错性能接近香农极限。 FPGA(FieldProgrammableGateArray),即现场可编程门阵列,是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。FPGA技术具有大规模、高集成度、高可靠性、设计周期短、投资小、灵活性强等优点,逐步成为复杂数字硬件电路设计的理想选择。 本论文以东南大学移动通信实验室B3G课题组提出的“支持多天线的广义多载波无线传输技术”(MIMO-GMC)为背景,分析了Turbo译码算法,并针对MIMO-GMC系统的迭代接收机中所采用的外信息保留和联合检测译码迭代的特点,完成了采用滑动窗Log-MAP算法的软输入、软输出的Turbo译码器的设计。整个译码器模块的设计采用Verilog语言描述,并在VirtexⅡPro系列FPGA芯片上实现。

    标签: MIMO-GMC Turbo FPGA

    上传时间: 2013-04-24

    上传用户:shanml