虫虫首页|资源下载|资源专辑|精品软件
登录|注册

硬件

硬件(英文名Hardware)是计算机硬件的简称(中国大陆及香港用语,台湾叫作:硬体),是指计算机系统中由电子,机械和光电元件等组成的各种物理装置的总称。这些物理装置按系统结构的要求构成一个有机整体为计算机软件运行提供物质基础。
  • 硬件高手的设计经验分享.rar

    硬件高手的设计经验分享 一:成本节约 现象一:这些拉高/拉低的电阻用多大的阻值关系不大,就选个整数5K吧 点评:市场上不存在5K的阻值,最接近的是4.99K(精度1%),其次是5.1K(精度5%),其成本分别比精度为20%的4.7K高4倍和2倍。20%精度的电阻阻值只有1、1.5、2.2、3.3、4.7、6.8几个类别(含10的整数倍);类似地,20%精度的电容也只有以上几种值,如果选了其它的值就必须使用更高的精度,成本就翻了几倍,却不能带来任何好处。

    标签: 硬件 高手

    上传时间: 2013-05-22

    上传用户:璇珠官人

  • 华为-硬件工程师手册.rar

    华为硬件工程师手册 华为技术公司内部资料 做硬件的同志学习一下

    标签: 华为 硬件工程师

    上传时间: 2013-07-25

    上传用户:neu_liyan

  • 基于FPGA的图像处理算法的研究与硬件设计.rar

    随着微电子技术的高速发展,实时图像处理在多媒体、图像通信等领域有着越来越广泛的应用。FPGA就是硬件处理实时图像数据的理想选择,基于FPGA的图像处理专用芯片的研究将成为信息产业的新热点。 本文以FPGA为平台,使用VHDL硬件描述语言设计并实现了中值滤波、顺序滤波、数学形态学、卷积运算和高斯滤波等图像处理算法。在设计过程中,通过改进算法和优化结构,在合理地利用硬件资源的条件下,有效地挖掘出算法内在的并行性,采用流水线结构优化算法,提高了顶层滤波模块的处理速度。在中值滤波器的硬件设计中,本文提出了一种快速中值滤波算法,该算法大大节省了硬件资源,处理速度也很快。在数学形态学算法的硬件实现中,本文提出的最大值滤波和最小值滤波算法大大减少了硬件资源的占用率,适应了流水线设计的要求,提高了图像处理速度。 整个设计及各个模块都在Altera公司的开发环境QuartusⅡ以及第三方仿真软件Modelsim上进行了逻辑综合以及仿真。综合和仿真的结果表明,使用FPGA硬件处理图像数据不仅能够获得很好的处理效果,达到较高的工作频率,处理速度也远远高于软件法处理图像,可满足实时图像处理的要求。 本课题为图像处理专用FPGA芯片的设计做了有益的探索性尝试,对今后完成以FPGA图像处理芯片为核心的实时图像处理系统的设计有着积极的意义。

    标签: FPGA 图像处理 法的研究

    上传时间: 2013-06-07

    上传用户:shuiyuehen1987

  • 基于FPGA的磁盘阵列控制器的硬件设计与实现.rar

    随着存储技术的迅速发展,存储业务需求的不断增长,独立的磁盘冗余阵列可利用多个磁盘并行存取提高存储系统的性能。磁盘阵列技术采用硬件和软件两种方式实现,软件RAID(Redundant Array of Independent Disks)主要利用操作系统提供的软件实现磁盘冗余阵列功能,对系统资源利用率高,节省成本。硬件RAID将大部分RAID功能集成到一块硬件控制器中,系统资源占用率低,可移植性好。 分析了软件RAID的性能瓶颈,使用硬件直接完成部分计算提高软件RAID性能。针对RAID5采用FPGA(Field Programmable Gate Array)技术实现RAID控制器硬件设计,完成磁盘阵列启动、数据缓存(Cache)以及数据XOR校验等功能。基于硬件RAID的理论,提出一种基于Virtex-4的硬件RAID控制器的系统设计方案:独立微处理器和较大容量的内存;实现RAID级别迁移,在线容量扩展,在线数据热备份等高效、用户可定制的高级RAID功能;利用Virtex-4内置硬PowerPC完成RAID服务器部分配置和管理工作,运行Linux操作系统、RAID管理软件等。控制器既可以作为RAID控制卡在服务器上使用,也可作为一个独立的系统,成为磁盘阵列的调试平台。 随着集成电路的发展,芯片的体积越来越小,电路的布局布线密度越来越大,信号的工作频率也越来越高,高速电路的传输线效应和信号完整性问题越来越明显。RAID控制器属于高速电路的范畴,在印刷电路板(Printed Circuit Block, PCB)实现时分别从叠层设计、布局、电源完整性、阻抗匹配和串扰等方面考虑了信号完整性问题,并基于IBIS(I/O Buffer Information Specification)模型进行了信号完整性分析及仿真。

    标签: FPGA 磁盘阵列 控制器

    上传时间: 2013-04-24

    上传用户:jeffery

  • 经典的硬件工程师培训资料.rar

    经典 的 硬件 工程师 培训资料

    标签: 硬件工程师 培训资料

    上传时间: 2013-07-18

    上传用户:372825274

  • 基于DSP/FPGA的多波形数字脉冲压缩系统硬件的研究与实现

    现代雷达系统广泛采用脉冲压缩技术,用以解决作用距离与分辨能力之间的矛盾。脉冲压缩是指雷达通过发射宽脉冲,保证足够的最大作用距离,而接收时,采用相应的脉冲压缩法获得窄脉冲以提高距离分辨率的过程。同时,数字信号处理技术的迅猛发展和广泛应用,为雷达脉冲压缩处理的数字化实现提供了可能。 本文主要研究雷达多波形频域数字脉冲压缩系统的硬件系统实现。在匹配滤波理论的指导下,成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形频域数字脉冲压缩系统。该系统可处理时宽在42μs以内、带宽在5MHz以下的线性调频信号(LFM),非线性调频信号(NLFM)和Taylor四相码信号,且技术指标完全满足实用系统的设计要求。 本文完成的主要工作和创新之处有:(1)基于双通道模数转换器AD10242设计高精度数据采集电路,为整个脉压系统的工作提供必要的条件。完成了前端模拟信号输入电路的优化和差分输入时钟的产生,以实现高精度采样。 (2)根据协议和脉压系统的工作要求,以基于FPGAEP1K100QC208完成系统控制,使整个脉压系统正确稳定地工作。同时以该FPGA生成双口RAM,实现数据暂存,以匹配采样速率和脉压系统频率。 (3)设计基于4片高性能ADSP21160M的紧耦合并行处理系统,以完成多波形频域数字脉冲压缩的全部运算工作。4片DSP共享外部总线,且各DSP以链路口互连,进行数据通信。各DSP还使用一个链路口连接到接口板DSP,将脉压结果送出。 (4)以一片ADSP21160M和一片EP1K100QC208为核心,设计输出板电路,完成数据对齐、求模和数据向下一级的输出,并产生模拟输出。 (5)调试并改进处理板和输出板。

    标签: FPGA DSP 多波形 压缩系统

    上传时间: 2013-06-11

    上传用户:qq277541717

  • 基于FPGA的电路板光板测试机硬件设计与样机研制

      本文提出一种基于PC104嵌入式工业控制计算机与现场可编程门阵列(FPGA)的PCB测试机的硬件控制系统设计方案。方案中设计高效高压控制电路,实现测试电压与测试电流的精确数字控制。选用双高压电子开关形式代替高压模拟电子开关,大幅度提高测试电压。采用多电源方式在低控制电压下实现对高压电子开关的控制。设计高速信号处理电路对测试信号进行处理,从硬件上提高系统测试速度。  本设计中选用Altera公司的现场可编程器(FPGA)EP1K50,利用EDA设计工具Synplify、Modelsim、QuartusⅡ以及Verilog硬件描述语言完成了控制系统的硬件设计及调试,解决了由常规电路难以实现的问题。

    标签: FPGA 电路板 测试机 硬件设计

    上传时间: 2013-06-03

    上传用户:lizhen9880

  • 红外焦平面阵列非均匀校正算法研究及其FPGA硬件实现

      本文结合中国科技大学大规模集成电路实验室和中国科学院上海技术物理研究所合作的星载红外相机项目,为了解决红外相机上的不同波段的红外探测元阵列存在的非均匀性问题,对红外焦平面探测元阵列存在的非均匀性问题展开了深入的分析和研究。 主要研究和分析了两类算法的基本原理,重点研究和实现了定标校正算法,通过对积分球定标数据进行深入的分析,将探测元分成线性探测元和非线性探测元,对线性探测元采用两点校正法,对非线性探测元采用多点分段校正算法,在利用FPGA硬件实现非均匀校正时,分析设计了基于乘法运算和加法运算的FPGA实现,在基于乘加器运算的FPGA实现中。设计出了乘法和加法整体运算的乘加器,内部采用流水线wallace树压缩结构,大大加快乘法和加法的速度。

    标签: FPGA 红外焦平面 校正 算法研究

    上传时间: 2013-04-24

    上传用户:weddps

  • 指纹识别算法的研究及基于FPGA的硬件实现

    随着图像处理和模式识别技术的进步,基于生物特征的识别技术成为蓬勃发展的高技术之一,根据IBG(InternationalBiometricGroup)组织对生物特征市场的统计和预测,该领域的收入的年增长率30-50%,到2008年,全球总收入将达到46.39亿美元。而基于指纹特征的识别技术由于其独特的可靠性,稳定性,方便快捷的特点,恰好符合了市场的需求。目前指纹识别技术是生物识别领域中应用最广泛的识别技术,也是研究与应用的一个热点。 SOPC片上可编程系统和嵌入式系统是当前电子设计领域中最热门的概念。NiosⅡ是Altera公司开发的一种采用流水线技术、单指令流的RISC嵌入式处理器软核,可以将它嵌入FPGA内部,与用户自定义逻辑结合构成一个基于FPGA的片上系统。与嵌入式硬核相比较,嵌入式软核具有更大的灵活性。而FPGA的高速性、恰恰满足了指纹识别系统对速度的要求。 本文对指纹识别技术中各个环节的算法进行了较为深入的研究,结合NiosⅡ嵌入式处理器的特点,对算法进行了合理的选择与优化,形成了一套完整的指纹识别算法,并提出了一种基于FPGA的指纹识别系统硬件设计方案。 论文的内容主要包括以下几个方面: 1、对指纹图像预处理、后处理和匹配算法进行了改进,提高了算法的性能;设计了一种适用于快速匹配的指纹特征数据结构;提出了一套基于特征点匹配的指纹识别算法。实验结果表明该算法速度快、误识率较低、可靠性较高,可以满足实用的要求。 2、本着增加系统集成度、减小系统体积、提高便携性、降低功耗和成本,同时提升系统的性能的原则,使用Altera公司提供的外围设备IP核配合NiosⅡ处理器软核搭建了一个单片嵌入式系统,然后以内嵌NiosⅡ软核的FPGA和FPS200指纹采集器为核心芯片,外配片外RAM和Flash存储器以及小键盘和LCD显示屏等器件,设计了一个便携式指纹识别系统,提出了一套基于FPGA的硬件设计方案。 3、利用NiosⅡ开发板对硬件设计方案进行了初步的验证,实现了指纹采集芯片FPS200与FPGA的接口,并进行了算法的移植。 实验结果表明本文所提出的系统设计方案是可行的。基于FPGA的自动指纹识别系统在速度、功耗、体积、扩展性方面有着独特的优势,具有广阔的发展空间。最后提出了对这一设计继续改进的思路和下一步研究的内容。

    标签: FPGA 指纹识别 法的研究 硬件实现

    上传时间: 2013-06-07

    上传用户:kikye

  • 硬件工程师教程

    全面介绍硬件电子工程师所需技能的教程 常用测量仪器的应用

    标签: 硬件工程师 教程

    上传时间: 2013-06-26

    上传用户:prczsf