laClinux内存管理采用非标准Linux内存模型。系统为进程分配连续内存区域，代码段、数据段和栈段间无空隙，且进程私有堆被取消，所有进程共享由操作系统管理的堆空间。最简单的malloc利用mmap从核心空闲内存池中分配内存以实现。并采用存储器分页管理，系统启动时把实际存储器分页，加载应用程序时再程序分页加载
上传时间： 2014-01-04
上传用户：wentianyou
程序员们经常编写内存管理程序，往往提心吊胆。如果不想触雷，唯一的解决办法就是发现所有潜伏的地雷并且排除它们，躲是躲不了的。本章的内容比一般教科书的要深入得多，读者需细心阅读，做到真正地通晓内存管理。
上传时间： 2014-01-05
上传用户：fdfadfs
手机内存卡格式化修复工具。
上传时间： 2013-11-19
上传用户：1159797854
大学物理实验求校准差很麻烦，我设计了一个程序可以迅速算出标准差！！！
上传时间： 2014-12-31
上传用户：waitingfy
手机内存卡格式化修复工具。
上传时间： 2013-12-24
上传用户：yyq123456789
大学物理实验求校准差很麻烦，我设计了一个程序可以迅速算出标准差！！！
上传时间： 2013-10-14
上传用户：a673761058
DDR内存布线指导,DDR_Layout_Guide。
标签： DDR_Layout_Guide DDR 内存 布线
上传时间： 2013-11-13
上传用户：liglechongchong
高速PCB基础理论及内存仿真技术
上传时间： 2013-11-07
上传用户：jrsoft
高速PCB基础理论及内存仿真技术
上传时间： 2013-11-12
上传用户：life840315
我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB)，分立器件选用8片MT47H512M8。设计目标：当客户使用内存条时，8片分立器件不焊接；当使用直接贴片分立内存颗粒时，SODIMM内存条不安装。请问专家：1、在设计中，先用Xilinx MIG工具生成DDR2的Core后，管脚约束文件是否还可更改？若能更改，则必须要满足什么条件下更改？生成的约束文件中，ADDR，data之间是否能调换？ 2、对DDR2数据、地址和控制线路的匹配要注意些什么？通过两只100欧的电阻分别连接到1.8V和GND进行匹配 和 通过一只49.9欧的电阻连接到0.9V进行匹配，哪种匹配方式更好？ 3、V4中，PCB LayOut时，DDR2线路阻抗单端为50欧，差分为100欧？Hyperlynx仿真时，那些参数必须要达到那些指标DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM内存条，能否降速使用？比如降速到DDR2-400或更低频率使用？ 5、板卡上有SODIMM的插座，又有8片内存颗粒，则物理上两部分是连在一起的，若实际使用时，只安装内存条或只安装8片内存颗粒，是否会造成信号完成性的影响？若有影响，如何控制？ 6、SODIMM内存条(max:4GB)能否和8片分立器件(max:4GB)组合同时使用，构成一个(max:8GB)的DDR2单元？若能，则布线阻抗和FPGA的DCI如何控制？地址和控制线的TOP图应该怎样？ 7、DDR2和FPGA（VREF pin）的参考电压0.9V的实际工作电流有多大？工作时候，DDR2芯片是否很烫，一般如何考虑散热？ 8、由于多层板叠层的问题，可能顶层和中间层的铜箔不一样后，中间的夹层后度不一样时，也可能造成阻抗的不同。请教DDR2-667的SODIMM在8层板上的推进叠层？
上传时间： 2013-10-20
上传用户：jjq719719
