虫虫首页|资源下载|资源专辑|精品软件
登录|注册

测试码型

  • 力科PCIE 3.0系列文章之三——PCIE 3.0的接收机物理层测试方案

    随着信号速率的不断提升,只对高速信号的发送端物理层测试已经不能够完全反应系统的特性,因此接收机测试也已成为了高速信号的必测项目,尤其是对于信号速率高于5Gbps以上,规范均会规定要求产品必须通过接收机一致性测试。接收端测试的基本原理是测试仪器(通常使用误码分析仪或者信号源和能分析误码的专用协议分析仪来完成)发出特定的码型给被测接收端,接收端在环回(Loopback)模式下再将数据接收、恢复后通过其Tx端发送回测试仪器,由测试仪器完成其发出去的数据和接收到的数据的对比,从而分析出误码的数量。

    标签: PCIE 3.0 力科 接收机

    上传时间: 2013-10-22

    上传用户:zukfu

  • 1553B总线接口技术研究及FPGA实现.rar

    本论文在详细研究MIL-STD-1553B数据总线协议以及参考国外芯片设计的基础上,结合目前新兴的EDA技术和大规模可编程技术,提出了一种全新的基于FPGA的1553B总线接口芯片的设计方法。 从专用芯片实现的具体功能出发,结合自顶向下的设计思想,给出了总线接口的总体设计方案,考虑到电路的具体实现对结构进行模块细化。在介绍模拟收发器模块的电路设计后,重点介绍了基于FPGA的BC、RT、MT三种类型终端设计,最终通过工作方式选择信号以及其他控制信号将此三种终端结合起来以达到通用接口的功能。同时给出其设计逻辑框图、算法流程图、引脚说明以及部分模块的仿真结果。为了资源的合理利用,对其中相当部分模块进行复用。在设计过程中采用自顶向下、码型转换中的全数字锁相环、通用异步收发器UART等关键技术。本设计使用VHDL描述,在此基础之上采用专门的综合软件对设计进行了综合优化,在FPGA芯片EP1K100上得以实现。通过验证证明该设计能够完成BC/RT/MT三种模式的工作,能处理多种消息格式的传输,并具有较强的检错能力。 最后设计了总线接口芯片测试系统,选择TMS320LF2407作为主处理器,测试主要包括主处理器的自发自收验证,加入RS232串口调试过程提高测试数据的直观性。验证的结果表明本文提出的设计方案是合理的。

    标签: 1553B FPGA 总线接口

    上传时间: 2013-06-04

    上传用户:ayfeixiao

  • 参数化Viterbi译码器的FPGA实现

    本文以某型号接收机的应用为背景,主要论述了如何实现基于FPGA的参数化的Viterbi译码器的知识产权(IP)核。文中详细论述了译码器的内部结构、VerilogHDL(硬件描述语言)实现、仿真测试等。这些可变的参数包括:码型、ACS(加比选)单元的数目、软判决比特数、回溯深度等。用户可以根据自己的需要设置不同的参数由开发工具生成不同的译码器用于不同的系统。  本文的创新之处在于,针对FPGA的内部结构提出了一种新的累加度量RAM的组织形式,大大节省了嵌入式RAM块;提出了一种新的累加度量值的归一化办法;此外还给出了用Matlab建模得到软判决信息辅助仿真工具进行电路仿真的方法,大大提高了仿真的速度。  所设计的(2,1,7)连续型5比特软判决译码器已经应用于某型号接收机,经受了实际应用的考验产生了巨大的经济效益。

    标签: Viterbi FPGA 参数 译码器

    上传时间: 2013-04-24

    上传用户:waizhang

  • 1553B总线接口技术研究及FPGA实现

    本论文在详细研究MIL-STD-1553B数据总线协议以及参考国外芯片设计的基础上,结合目前新兴的EDA技术和大规模可编程技术,提出了一种全新的基于FPGA的1553B总线接口芯片的设计方法。 从专用芯片实现的具体功能出发,结合自顶向下的设计思想,给出了总线接口的总体设计方案,考虑到电路的具体实现对结构进行模块细化。在介绍模拟收发器模块的电路设计后,重点介绍了基于FPGA的BC、RT、MT三种类型终端设计,最终通过工作方式选择信号以及其他控制信号将此三种终端结合起来以达到通用接口的功能。同时给出其设计逻辑框图、算法流程图、引脚说明以及部分模块的仿真结果。为了资源的合理利用,对其中相当部分模块进行复用。在设计过程中采用自顶向下、码型转换中的全数字锁相环、通用异步收发器UART等关键技术。本设计使用VHDL描述,在此基础之上采用专门的综合软件对设计进行了综合优化,在FPGA芯片EP1K100上得以实现。通过验证证明该设计能够完成BC/RT/MT三种模式的工作,能处理多种消息格式的传输,并具有较强的检错能力。 最后设计了总线接口芯片测试系统,选择TMS320LF2407作为主处理器,测试主要包括主处理器的自发自收验证,加入RS232串口调试过程提高测试数据的直观性。验证的结果表明本文提出的设计方案是合理的。

    标签: 1553B FPGA 总线接口 技术研究

    上传时间: 2013-04-24

    上传用户:sz_hjbf

  • DRZ和MD-RZ码光纤传输性能分析

    介绍了光双二进制归零码DRZ和改进的双二进制归零码MD-RZ 的产生原理和特点,通过光通信仿真软件产生了这两种信号,并给出了光谱图。重点设计了一个40Gb/ s 的单信道光纤传输系统,对两种码型进行了模拟,通过对Q值的结果来分析其非线性容限和传输距离,并与CSRZ 码的传输性能进行对比。

    标签: MD-RZ DRZ 光纤传输 性能分析

    上传时间: 2013-11-04

    上传用户:亚亚娟娟123

  • 基于VHDL语言的HDB3码编译码器的设计 HDB3 码的全称是三阶高密度双极性码

    基于VHDL语言的HDB3码编译码器的设计 HDB3 码的全称是三阶高密度双极性码,它是数字基带传输中的一种重要码型,具有频谱中无直流分量、能量集中、提取位同步信息方便等优点。HDB3 码是在AMI码(极性交替转换码)的基础上发展起来的,解决了AMI码在连0码过多时同步提取困难的问题

    标签: HDB3 VHDL 语言 编译码器

    上传时间: 2015-12-21

    上传用户:jeffery

  • MD5算法源码

    MD5算法源码,包含算法的实现源码和测试码,可将不定长信息映射到定长信息,可用于软件加密系统中

    标签: MD5 算法 源码

    上传时间: 2016-12-18

    上传用户:变形金刚

  • 描述了利用矩阵方式产生单极性归零码的过程

    描述了利用矩阵方式产生单极性归零码的过程,并给出单极性归零码的码型和功率谱。

    标签: 矩阵 方式 单极性 归零码

    上传时间: 2017-06-23

    上传用户:jkhjkh1982

  • 基于MATLAB Simulink的基带传输系统的仿真

    [摘 要]未经调制的数字信号所占据的频谱是从零频或者很低频率开始,称为数字基带信号,不经载波调制而直接传输数字基带信号的系统,称为数字基带传输系统。常用转码型有AMI码(传号交替反转码)、HDB3码(三阶高密度双极性码)、双相码、差分双相码、密勒码、CMI码(传号反转码)、块编码等。在仿真软件设计中采用了Mathw or ks公司的MAT LAB作为仿真工具,其仿真平台SIMU LINK具有可视化建模和动态仿真的功能,用SIMULINK构造仿真系统,方法简单直观,开发的仿真系统使用时间流动态仿真,可以准确描述真实系统的每一细节,并且在仿真进行的同时具有较强的交互功能,易于使用,另外该软件还具有较好的可扩展性和可维护性。本文给出了采用仿真工具SIMU LINK,设计数字基带传输系统仿真实验软件的系统定义、模型构造的过程。通过对仿真结果分析和误码性能测试表明,该仿真系统完全符合实验要求。下文主要就仿真分析与设计进行了阐述。[关键词]数字基带传输,MATLAB/Simulink随着通信系统的规模和复杂度不断增加,统的设计方法已经不能适应发展传的需要,通信系统的模拟仿真技术越来越受到重视。传统的通信仿真技术主要分可以得到与真实环境十分接近的结果,为手工分析与电路试验2种,但耗时长方法比较繁杂,而通信系统的计算机模拟仿真技术是介于上述2种方法的一种系统设计方法,它可以让用户在很短的时间内建立整个通信系统模型,并对其进行模拟仿真。通信原理计算机仿真实验,是对数字基带传输系统的仿真。仿真工具是MATLAB程序设计语言。MATLAB是一种先进的高技术程序设计语言,主要用于数值计算及可视化图形处理。特点是将数值分析、矩阵计算、图形、图像处理和仿真等诸多强大功能集成在一个极易使用的交互式环境中伪科学研究、工程设计以及必须进行有效数值计算的众多学科提供了一种高效率的编程工具。运用MATLAB,可以对数字基带传输系统进行较为全面地研究。为了使本科类学生学好通信课程,我们进行了试点,通过课程设计的方式针对通信原理的很多内容进行了仿真。

    标签: matlab 基带传输系统

    上传时间: 2022-05-30

    上传用户:kent

  • 基于FPGA的数字视频监控系统的研究

    随着社会、科技、经济的不断发展,视频监控技术因其具有直观、方便、信息内容丰富等特点以及广阔的应用范围,一直受到业界的广泛关注。而随着光纤通信技术的迅速发展,利用光纤通信技术实现视频监控系统的设计已成为视频监控技术发展的一个潮流。    本课题探究的数字视频监控系统支持八路视频信号和反向数据信号的实时传输,系统主要分为视频发送端和视频接收端两部分。系统视频发送端主要包括视频处理模块、反向数据处理模块、FPGA主控处理模块、光收发一体模块,其中FPGA主控处理模块实现的主要功能是系统视频信号传输中视频一次复接处理以及反向数据传输中数据接收和线路解码处理等。系统视频接收端与视频发送端的结构是对应的,主要功能模块同样包括视频处理模块、反向数据处理模块、FPGA主控处理模块、光收发一体模块,其中FPGA主控处理模块实现的主要功能是系统视频信号传输中视频二次分接处理以及反向数据传输中数据线路编码和发送处理等。    本论文的研究重点是八路视频信号传输中数字复分接的设计和反向数据信号传输中线路码的编解码设计。论文首先对课题研究的数字视频监控系统的总体设计进行了详细的介绍,给出了各个功能模块电路的具体实现设计方案;其次认真分析了视频监控系统八路视频信号传输中数字复分接的基本原理和实现方式,讨论了系统视频信号传输中数字复分接的设计思想及实现方案,给出了视频信号复分接的程序设计与仿真验证;最后详细阐述了视频监控系统反向数据信号传输中线路码的选择及实现方式,结合数据光纤传输的性能特点,选用CMI码作为反向数据传输的线路码型,讨论了系统反向数据信号传输中CMI编解码的设计思路及实现方案,给出了数据信号CMI编解码的程序设计与仿真验证。    论文的关键部分主要是FPGA主控处理模块的程序设计,利用VHDL硬件描述语言完成视频数字复分接和反向数据CMI编解码的程序设计,并在QuanusII软件开发平台下完成了系统的程序设计与仿真验证。

    标签: FPGA 数字视频 监控系统

    上传时间: 2013-05-30

    上传用户:fudong911