51的GPS开发的NMEA数据读取与解析.rar 源代码
上传时间： 2013-04-24
上传用户：天天天天
放大器及数据转换器选择指南
上传时间： 2013-04-24
上传用户：helmos
MCS51系列单片机在工程数据采集中的应用:随着现代科学技术的发展，单片机已深入应用到社会发展的各个领域，如家电制造业、工程数据采集、智能仪表等。因而各芯片制造厂商纷纷推出不同系列的单片机，以满足不同
上传时间： 2013-08-06
上传用户：zhf1234
分,5'1Zk硬件和软件的角度介绍了智能电压数据采集装置各部分的原理、功能，给出了串行通讯的程序流程图及部分程序。经调试证明，该程序简单、可靠，具有较高的应用价值。
上传时间： 2013-07-07
上传用户：凌云御清风
离散余弦变换(DCT)及其反变换(IDCT)在图像编解码方面应用十分广泛，至今已被JPEG、MPEG-1、MPEG-2、MPEG-4和H.26x等国际标准所采用。由于其计算量较大，软件实现往往难以满足实时处理的要求，因而在很多实际应用中需要采用硬件设计的DCT/IDCT处理电路来满足我们对处理速度的要求。本文所研究的内容就是针对图像处理应用的8×8二维DCT/IDCT处理核的硬件实现。 本文首先介绍了DCT和IDCT在图像处理中的作用和原理，详细说明了DCT变换实现图像压缩的过程，并与其它变换比较说明了用DCT变换实现图像压缩的优势。接着，分析研究了DCT的各种快速算法，总结了前人对DCT快速算法及其实现所做的研究。本文给出了两种性能、资源上有一定差异的二维DCT/IDCT的FPGA设计方案。两种方案均利用DCT的行列分离特性，采用流水线设计技术，将二维DCT/IDCT实现转化为两个一维DCT/IDCT实现。在一维DCT/IDCT设计中，根据图像处理的特点对Loeffler算法的数据流进行了优化，通过合理安排时钟周期数和简化各周期内的操作，大大缩短了关键路径的执行时间，从而提高了流水线的执行速度。最后，对所设计的DCT/IDCT处理核进行了综合和时序仿真。 结果表明，当使用Altera公司的MERCURY系列FPGA器件时，本文设计的方案一能够在116M时钟频率下正确完成8×8的二维DCT或IDCT的逻辑运算，消耗2827个逻辑单元；方案二能够在74M时钟频率下正常工作，消耗1629个逻辑单元。
上传时间： 2013-07-14
上传用户：3291976780
本课题完成了基于FPGA的数据采集器以及IIC总线的模数转换器部分、通讯部分的电路设计。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片，在芯片中嵌入32位软处理器MicroBlaze;ⅡC总线的模数转换采用Microchip公司的MCP3221芯片，通讯部分则在FPGA片内用VHDL语言实现。通过上述设计实现了“准单片化”的模拟量和数字量的数据采集和处理。 所设计的数据采集器可以和结构类似的上位机通讯，本课题完成了在上位机中用VHDL语言实现的通信电路模块。通过上述两部分工作，将微处理器、数据存储器、程序存储器等数字逻辑电路均集成在同一个FPGA内部，形成一个可编程的片上系统。FPGA片外仅为模拟器件和开关量驱动芯片。FPGA内部的硬件电路采用VHDL语言编写；MCU软核工作所需要的程序采用C语言编写。多台数据采集器与服务器构成数据采集系统。服务器端软件用VB开发，既可以将实时采集的数据以数字方式显示，也可以用更加直观的曲线方式显示。 由于数据采集器是所有自控类系统所必需的电路模块，所以一个通用的片上系统设计可以解决各类系统的应用问题，达到“设计复用”(DesignReuse)的目的。采用基于FPGA的SOPC设计的更加突出的优点是不必更换芯片就可以实现设计的改进和升级，同时也可以降低成本和提高可靠性。
上传时间： 2013-07-12
上传用户：a155166
本文研究了在复杂背景下红外图像的背景和噪声抑制算法，并且完成了硬件实现，主要包括以下内容： 1.通过对实际红外图像的背景和噪声特性的研究分析，设计改进了一种基于加权广义次序统计滤波器的背景抑制的算法。红外图像的噪声通常为脉冲噪声，具有高频特性；而红外图像的背景变换比较缓慢，其频谱成分多集中在低频区域，所以本文在对图像特性分析的基础上，设计改进了基于加权广义次序统计滤波器的背景抑制的算法。在对采集的起伏背景红外图像进行背景抑制后，用全局门限可以有效的分割出目标信息，输出包含目标信息的二值化图像，为后续处理提供数据。但是出于更复杂背景条件下算法有效性的目的，深入讨论了局部自适应门限分割算法的设计。 2.在实时信号处理系统中，底层的图像预处理算法目前难以用软件实现；但是其运算结构相对比较简单，适于用FPGA进行硬件实现。本文对算法的FPGA设计作了较为深入地研究，同时介绍了算法的VHDL实现，利用模块化的优点对算法分模块设计，对各个模块的实现作了详细介绍。 3.完成了红外成像制导系统的预处理部分硬件电路设计，对FPGA中预处理算法的处理结果进行了验证。通过算法在硬件上的实现，证明了算法的有效性。
上传时间： 2013-07-02
上传用户：钓鳌牧马
甚短距离传输(VSR)是一种用于短距离(约300 m～600m)内进行数据传输的光传输技术.它主要应用于网络中的交换机、核心路由器(CR)、光交叉连接设备(OXC)、分插复用器(ADM)和波分复用(WDM)终端等不同层次设备之间的互连,具有构建方便、性能稳定和成本低等优点,是光通信技术发展的一个全新领域,逐渐成为国际通用的标准技术,成为全光网的一个重要组成部分. 本文深入研究了VSR并行光传输系统,完成了VSR技术的核心部分--转换器子系统的设计与实现,使用现场可编程阵列FPGA(Field Programmable GateArray)来完成转换器电路的设计和功能实现.深入研究现有VSR4-1.0和VSR4-3.0两种并行传输标准,在其技术原理的基础上,提出新的VSR并行方案,提高了多模光纤带的信道利用率,充分利用系统总吞吐量大的优势,为将来向更高速率升级提供了依据.根据万兆以太网的技术特点和传输要求,提出并设计了用VSR技术实现局域和广域万兆以太网在较短距离上的高速互连的系统方案,成功地将VSR技术移植到万兆以太网上,实现低成本、构建方便和性能稳定的高速短距离传输. 本文所有的设计均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上实现,采用Altera的Quartus Ⅱ开发工具和 Verilog HDL硬件描述语言完成了VSR4-1.0转换器集成电路和万兆以太网的SERDES的设计和仿真,并给出了各模块的电路结构和仿真结果.仿真的结果表明,所有的设计均能正确的实现各自的功能,完全能够满足10Gb/s高速并行传输系统的要求.
上传时间： 2013-07-14
上传用户：han0097
USB(UniversalSerialBus，通用串行总线)作为一种新兴的计算机外设总线标准，由于它有使用方便、真正的热插拔、高性能和系统造价低廉等优点，其迅速得到了大规模的应用。同时，随着电子技术的不断发展与进步，基于EDA技术的芯片设计正在成为电子系统设计的主流。 本文首先简述了USB协议；然后给出了基于USB、FPGA和51单片机通用的数字信号处理实验平台方案；接着详细讨论了串行AD、串行DA与FPGA，存储器与FPGA，51与FPGA，PDIUSBD12与51等硬件模块的设计；并对相应模块分别进行基于VHDL和C51的软件设计；最后讨论了USB驱动程序和相关动态连接库的使用以及应用程序的开发。 该通用的数字信号处理实验平台不仅可以进行完成AD采集数据、DA输出、USB与PC机通信实验，也还可以进行一些复杂的数字信号处理实验，如滤波和谱分析等。
上传时间： 2013-04-24
上传用户：wweqas
本文对于全并行Viterbi译码器的设计及其FPGA实现方案进行了研究，并最终将用FPGA实现的译码器嵌入到某数字通信系统之中。 首先介绍了卷积码及Viterbi译码算法的基本原理，并对卷积码的纠错性能进行了理论分析。接着介绍了Viterbi译码器各个模块实现的一些经典算法，对这些算法的硬件结构设计进行优化并利用FPGA实现，而后在QuartusⅡ平台上对各模块的实现进行仿真以及在Matlab平台上对结果进行验证。最后给出Viterbi译码模块应用在实际系统上的误码率测试性能结果。 测试结果表明，系统的误码率达到了工程标准的要求，从而验证了译码器设计的可靠性，同时所设计的基于FPGA实现的全并行Viterbi译码器适用于高速数据传输的应用场合。
上传时间： 2013-07-30
上传用户：13913148949
