数字电视标准综述,本文从数字电视技术标准所起的作用，美国ATSC标准，欧洲DVB标准，日本ISDB标准，DVB与 ATSC的比较，三种标准的数字地面广播系统比较，我国数字广播电视标准化工作的现状等方面，详细地介绍了数字电视标准。
上传时间： 2015-12-09
上传用户：WMC_geophy
CMMB是英文China Mobile Multimedia Broadcasting （中国移动数字多媒体广播）的简称。国家广电总局于06年10月颁布了中国移动多媒体广播行业标准，确定采用我国自主研发的移动电视接收标准STiMi，该标准将从06年11月1日起实施。它是国内自主研发的第一套面向手机、PDA、MP3、MP4、数码相机、笔记本电脑多种移动终端的系统，利用S波段卫星信号实现“天地”一体覆盖、全国漫游，支持25套电视节目和30套广播节目
标签： Broadcasting Multimedia Mobile China
上传时间： 2014-12-01
上传用户：kiklkook
数字电视原理与应用 ppt
上传时间： 2013-07-30
上传用户：eeworm
数字电视原理与应用 ppt
上传时间： 2013-07-30
上传用户：eeworm
数字电视原理与应用 ppt
上传时间： 2013-05-26
上传用户：eeworm
专辑类-数字处理及显示技术专辑-106册-9138M 数字电视原理与应用-480页-4.8M-ppt.zip
上传时间： 2013-05-30
上传用户：AbuGe
本项目完成的是中国地面数字电视融合方案发端系统的FPGA设计与实现。采用Stratix系列的EP1S80F1020C5FPGA为基础构建了主硬件处理平台。系统中能量扩散、LDPC编码、符号交织、星座映射、同步PN头插入、3780点IFFTOFDM调制以及信号成形4倍插值滚降滤波器等都是基于FPGA硬件设计实现的。本文首先介绍了数字电视的发展现状，融合方案发端系统的整体结构以及FPGA设计的相关知识。第三章重点、详细地介绍了基于FPGA的融合方案发端系统除LDPC编码部分的各个模块的具体实现，并对级连后的整个系统的性能进行了仿真、分析和验证。第四章简要介绍了与融合方案发端系统结构类似的一个窄带LDPC解码-误码测试实验平台发端的FPGA设计，并对该测试平台的性能进行了分析验证。我在项目中完成的工作主要有： 1.阅读相关文献资料，了解中国地面数字电视融合方案的整体结构和原理。 2.制定了整个发端系统FPGA实现的框架以及各模块的接口定义。 3.完成了3780点IFFTOFDM的FPGA设计和验证。 4.完成了4倍插值169阶滚降滤波器的算法改进和FPGA设计与验证。 5.完成了整个融合方案系统的功能仿真、分析和验证。 6.完成了窄带LDPC解码-误码测试实验平台发端的FPGA设计以及仿真、验证。
上传时间： 2013-07-05
上传用户：qq521
本文通过对当前国际上现有的数字电视标准和数字电视中间件标准进行比较,根据我国市场的实际情况,选择了欧洲数字电视(DVB)中间件标准DVB-MHP,深入分析了基于MHP的数字电视中间件模型.Java平台是基于MHP中间件模型的核心,本文通过深入分析Java平台的构成和Java虚拟机(JVM)的结构和运行原理,并结合适合嵌入式环境的KVM的原理及体系结构,提出了将KVM以FPGA的硬件方式实现的方案.根据数字电视的实际需要对KVM进行适当剪裁,以适应数字电视的嵌入式环境,并设计了相应的功能模块,最后在设计基础上用VHDL加以实现,对于核心模块做了仿真和验证.此外,本文还综述了EDA技术和FPGA器件的发展概况,并较为详细的介绍利用EDA技术进行设计开发的一般流程,最后在FPGA上实现JVM.
上传时间： 2013-07-01
上传用户：dba1592201
正交频分复用（OFDM）是一种无线环境下的高速传输技术，它使用一系列低速子载波并行传输数据，具有抗多径干扰的能力、能以很高的频谱利用率实现高速数据传输等优点。数字音频广播（DAB）系统中采用OFDM调制技术。 本文首先概述了OF'DM的基本原理和实现方法，分析了DAB中不同模式下OFDM调制的参数和特点。实现OFDM的核心技术是快速傅立叶变换（FFT）。本文在分析研究了多种FFT算法的基础上选择了最适合FPGA实现的，满足DAB系统中OFDM调制要求的FFT算法，即将2048点FFT分解为基-4和基-2混合基算法。 本文研究重点是使用FPGA实现2048点复数FFT处理器。2048点FFT由五级基-4运算和一级基-2运算组成。针对这一算法以及FPGA特点，进行系统结构设计、各个模块设计、FPGA实现和测试。一个基-4和基-2复用的蝶形运算模块是整个FFT处理器的核心部分。此外系统还包括：系统控制模块，地址产生模块，RAM和ROM。本文特别针对2048点按频率抽取基-4/2顺序处理的FFT处理器提出了一种巧妙的数据地址和旋转因子地址生成的方法。 仿真和验证表明，运算的结果可以达到一定的精度要求，运算速度满足系统要求，说明该OFDM调制器的设计是可行的，可以应用于DAB系统中
上传时间： 2013-06-04
上传用户：star_in_rain
这篇论文以数字电视条件接收系统为研究对象，系统硬件设计以DSP和FPGA为实现平台，采用以DSP实现其加密算法、以FPGA实现其外围电路，对数字电视条件接收系统进行设计。首先根据数字电视条件接收系统的原理及其软硬分离的发展趋势，提出采用 DSP+FPGA结构的设计方式，将ECC与AES加密算法应用于SK与CW的加密；根据其原理对系统进行总体设计，同时对系统各部分的硬件原理图进行详细设计，并进行 PCB设计。其次采用从上而下的设计方式，对FPGA实现的逻辑功能划分为各个功能模块，然后再对各个模块进行设计、仿真。采用Quartus Ⅱ7.2软件对FPGA实现的逻辑功能进行设计、仿真。仿真结果表明：基于通用加扰算法(CSA)的加扰器模块，满足TS流加扰要求；块加密模块的最高时钟频率达到229.89MHz，流加密模块的最高时钟频率达到331.27MHz，对于实际的码流来说，具有比较大的时序裕量；DSP接口模块满足 ADSP BF-535的读写时序；包处理模块实现对加密后数据的包处理。最后对条件接收系统中加密算法程序采用结构化、模块化的编程方式进行设计。 ECC设计时采用C语言与汇编语言混合编程，充分利用两种编程语言的优势。将ECC 与AES加密算法在VisualDSP++3.0开发环境下进行验证，并下载至ADSP BF-535评估板上运行。输出结果表明：有限域运算汇编语言编程的实现方式，其运行速度明显提高， 192位加法提高380个时钟周期，32位乘法提高92个时钟周期；ECC与AES达到加密要求。上述工作对数字电视条件接收系统的设计具有实际的应用价值。关键词：条件接收，DSP，FPGA，ECC，AEs
上传时间： 2013-07-03
上传用户：www240697738
