用FPGA设计多功能数字钟
上传时间： 2013-11-16
上传用户：1234567890qqq
用FPGA设计多功能数字钟
上传时间： 2013-10-27
上传用户：ommshaggar
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。 关键词：Verilog HDL；硬件描述语言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA
上传时间： 2013-11-10
上传用户：hz07104032
为了适应数字电力技术的发展，设计了一种可以与电子互感器直接相连的多功能电力仪表。这种电力仪表以三相电能测量专用芯片实现与传统电磁式互感器的连接，以RS-485 接口实现与电子式互感器的连接，其数字接口完全满足国家标准IEC60044-8 对电子式互感器的数字化输出的要求。该仪表既可以用于传统变电站，又可以用于数字化变电站，而且便于传统变电站的数字化改造。
上传时间： 2013-11-11
上传用户：tanggm
多抽样率频率抽样FIR 数字滤波器设计
上传时间： 2015-01-11
上传用户：维子哥哥
输入含数字的式子（可以用多层括号嵌套），本程序给出结果。
上传时间： 2014-01-14
上传用户：a673761058
用verilog编写的多功能数字钟
上传时间： 2015-02-25
上传用户：王者A
数字信号处理算法。用于多采样率系统
上传时间： 2015-03-08
上传用户：lxm
现场总线是用于过程控制现场仪表与控制室之间的一个标准的、开放的、双向的多站数字通信系统。随着计算机技术、通讯技术、集成电路技术的发展，以全数字式现场总线（FIELDBUS）为代表的互联规范，正在迅猛发展和扩大。由于采用现场总线将使控制系统结构简单，系统安装费用减少并且易于维护；用户可以自由选择不同厂商、不同品牌的现场设备达到最佳的系统集成等一系列的优点，现场总线技术正越来越受到人们的重视。
上传时间： 2014-01-22
上传用户：llandlu
此源码是采用CS5460A＋W78E58的多功能交流数字仪表的代码，有功率表、电压表、电流表、功率因数表和相位角表功能。
上传时间： 2015-03-28
上传用户：标点符号
