虫虫首页|资源下载|资源专辑|精品软件
登录|注册

抑制

  • AMTI对箔条杂波抑制作用的仿真

        机械动目标显示(AMTI)技术广泛应用于机械雷达系统,用于抑制和衰减地物等静止物体的背景回拨信号。文中根据AMTI的基本原理,提出利用AMTI抑制箔条慢动杂波的方法,并建立基于AMTI的机械雷达信号处理系统模型......

    标签: AMTI 杂波 仿真

    上传时间: 2013-10-13

    上传用户:wmwai1314

  • 基于FPGA的DDS杂散分析及抑制方法

    首先介绍了采用直接数字频率合成(DDS)技术的正弦信号发生器的基本原理和采用FPGA实现DDS信号发生器的基本方法,然后结合DDS的原理分析了采用DDS方法实现的正弦信号发生器的优缺点,其中重点分析了幅度量化杂散产生的误差及其原因,最后针对DDS原理上存在的幅度量化杂散,利用FPGA时钟频率可调的特点,重点提出了基于FPGA实现的DDS正弦信号发生器的两种改进方法,经过MATLAB仿真验证,改进方法较好的抑制了幅度量化杂散,减小了误差。

    标签: FPGA DDS 杂散分析

    上传时间: 2013-11-21

    上传用户:himbly

  • 抑制△I噪声的PCB设计方法

    抑制△I 噪声一般需要从多方面着手, 但通过PCB 设计抑制△I 噪声是有效的措施之一。如何通过PCB 设计抑制△I 噪声是一个亟待深入研究的问题。在对△I 噪声的产生、特点、主要危害等研究的基础上, 讨论了辐射干扰机理, 重点结合PCB 和EMC 研究的新进展, 研究了抑制△I 噪声的PCB 设计方法。对通过PCB 设计抑制△I 噪声的研究与应用具有指导作用。

    标签: PCB 设计方法

    上传时间: 2013-11-18

    上传用户:wweqas

  • 共模干扰差模干扰及其抑制技术分析

    共模干扰和差模干扰是电子、 电气产品上重要的干扰之一,它们 可以对周围产品的稳定性产生严重 的影响。在对某些电子、电气产品 进行电磁兼容性设计和测试的过程 中,由于对各种电磁干扰采取的抑 制措施不当而造成产品在进行电磁 兼容检测时部分测试项目超标或通 不过EMC 测试,从而造成了大量人 力、财力的浪费。为了掌握电磁干 扰抑制技术的一些特点,正确理解 一些概念是十分必要的。共模干扰 和差模干扰的概念就是这样一种重 要概念。正确理解和区分共模和差 模干扰对于电子、电气产品在设计 过程中采取相应的抗干扰技术十分 重要,也有利于提高产品的电磁兼 容性。

    标签: 共模干扰 差模 干扰

    上传时间: 2013-11-05

    上传用户:410805624

  • TVS瞬态抑制选型

    TVS瞬态抑制

    标签: TVS 瞬态抑制 选型

    上传时间: 2013-11-15

    上传用户:黄蛋的蛋黄

  • 一种窄带干扰抑制的非线性自适应预测滤波算法!

    一种窄带干扰抑制的非线性自适应预测滤波算法!

    标签: 窄带 干扰抑制 滤波算法 非线性

    上传时间: 2013-12-21

    上传用户:金宜

  • 一种利用LMS的回声抑制的实现方法

    一种利用LMS的回声抑制的实现方法,经典文献

    标签: LMS 回声 实现方法

    上传时间: 2013-12-11

    上传用户:清风冷雨

  • 电力系统无功补偿和谐波抑制matlab仿真程序 请大家多多指教

    电力系统无功补偿和谐波抑制matlab仿真程序 请大家多多指教

    标签: matlab 电力系统 无功补偿 仿真程序

    上传时间: 2014-01-20

    上传用户:chongcongying

  • 正交频分复用系统(OFDM)的频率偏移误差抑制技术仿真程序

    正交频分复用系统(OFDM)的频率偏移误差抑制技术仿真程序

    标签: OFDM 正交频分 复用系统 偏移

    上传时间: 2015-06-04

    上传用户:alan-ee

  • 模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下

    模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下,R1、Cl、C2的取值不同,常用的参数组合如表l所列。PLL模块的电源引脚PLLVCCA分别通过磁珠和0.1μF的电容与数字电源引脚VDD和数字地引脚VSS连接,构成低通滤波电路,保证时钟模块的可靠供电。模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下,R1、Cl、C2的取值不同,常用的参数组合如表l所列。PLL模块的电源引脚PLLVCCA分别通过磁珠和0.1μF的电容与数字电源引脚VDD和数字地引脚VSS连接,构成低通滤波电路,保证时钟模块的可靠供电。

    标签: PLLF2 PLLF 滤波器 电容

    上传时间: 2014-01-07

    上传用户:ikemada