模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下，R1、Cl、C2的取值不同，常用的参数组合如表l所列。PLL模块的电源引脚PLLVCCA分别通过磁珠和0.1μF的电容与数字电源引脚VDD和数字地引脚VSS连接，构成低通滤波电路，保证时钟模块的可靠供电。模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下，R1、Cl、C2的取值不同，常用的参数组合如表l所列。PLL模块的电源引脚PLLVCCA分别通过磁珠和0.1μF的电容与数字电源引脚VDD和数字地引脚VSS连接，构成低通滤波电路，保证时钟模块的可靠供电。
上传时间： 2014-01-07
上传用户：ikemada
x9c104数控电阻的ＡＶＲ驱动程序，并实行单步控制
上传时间： 2015-08-23
上传用户：ccclll
关于电路设计中0欧姆电阻的设计要求，大家可以学习学习
上传时间： 2015-09-05
上传用户：asdfasdfd
功率箱的制作,用M16,24个继电器控制24个电阻的功率输出
上传时间： 2013-11-26
上传用户：gmh1314
通过输入电阻上的色环颜色,得到该电阻的阻值,附带注释
上传时间： 2014-01-01
上传用户：450976175
E=p3^2 RW=p3^3 RS=p3^4 p2口输入 第三管脚电阻2.254k(+)和264(-) 晶振11.0592M 设计者dudongliang 开发平台:自制实验板 设计日期:2006年4月7日
标签： dudongliang 11.0592 2.254 264
上传时间： 2013-12-20
上传用户：manking0408
并联有源共模电流抑制方法的matlab仿真，建立仿真模型，分析补偿特性
上传时间： 2015-09-14
上传用户：清风冷雨
铂电阻分度表, 铂电阻分度表
上传时间： 2013-12-11
上传用户：csgcd001
分析了各种情况下上拉电阻的作用！很实用的。
上传时间： 2015-09-23
上传用户：stella2015
在大功率DC/DC开关电源中,为了获得更大的功率，特别是为了得到大电流时，经常采用N个单元并联的方法。多个单元并联具有高可靠性，并能实现电路模块标准化等优点。然而在并联中遇到的主要问题就是电流不均，特别在加重负载时，会引起较为严重的后果。普通的均流方法是采取独立的PWM控制器的各个模块，通过电流采样反馈到PWM控制器的引脚FB或者引脚COMP，即反馈运放的输入或者输出脚来调节输出电压，从而达到均流的目的。显然，电流采样是一个关键问题：用电阻采样，损耗比较大，电流放大后畸变比较大；用电流传感器成本高；用电流互感器采样不是很方便，同时会使电流失真。本文提出了一种新型的、方便的、无损的电流采样方法，并在这种电流检测方法的基础上实现了并联系统的均流。
上传时间： 2015-09-25
上传用户：lanjisu111
