异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点，使得整个系统可靠性高和抗干扰能力强，系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构，使得系统具有良好的可扩充性。
上传时间： 2013-08-07
上传用户：13817753084
FPGA中双向端口IO的研究FPGA中双向端口IO的研究.
上传时间： 2013-08-09
上传用户：fdfadfs
cpld与单片机8051的通信的设计方法 以及cpld和单片机的端口对应
上传时间： 2013-08-31
上传用户：wettetw
随着面向应用的增加,单片机系统I/O端口数量有限的问题日益突出。根据74HC164串行输入、并行输出的工作原理,对单片机系统的I/O端口进行扩展。设计具有16个按键的中断串行键盘和具有8个数码管的串行数码管显示,用4个I/O端口完成了传统并行技术中需要24个I/O端口才能实现的功能。给出了硬件电路、程序和需要注意的问题。实践表明,基于74HC164扩展单片机系统I/O端口的效果良好。
上传时间： 2013-10-14
上传用户：jeffery
端口驱动 用于向单片机烧制程序
标签： 端口驱动
上传时间： 2013-11-01
上传用户：guobing703
51端口的结构及工作原理
上传时间： 2013-10-18
上传用户：zycidjl
51 端口的结构及工作原理
上传时间： 2013-10-23
上传用户：xieguodong1234
并行端口大全_10332210.pdf
上传时间： 2014-01-17
上传用户：王庆才
P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成。再看图的右边，标号 为P0.X引脚的图标，也就是说P0.X引脚可以是P0.0到P0.7的任何一位，即在P0口有8个与上图相同的电路组成。
上传时间： 2014-01-12
上传用户：fandeshun
NXP半导体设计的LPC3000系列ARM芯片，适用于要求高性能和低功耗结合的嵌入式应用中。 NXP通过使用90纳米的处理技术，将一个带有矢量浮点协处理器的ARM926EJ-S CPU内核与一系列包括USB On-The-Go在内的标准外设结合起来，从而实现LPC3000的性能目标。LPC3000系列ARM可工作在高于266MHz的CPU频率下。ARM926EJ-S CPU内核加入5级流水处理并采用哈佛结构。该内核还具有一个完整的存储器管理单元（MMU），以提供支持现代操作系统多程序设计所需的虚拟存储器功能。ARM926EJ-S CPU内核还包含了带有单周期MAC操作的一系列DSP指令扩展，以及Jazelle Java字节代码执行。NXP实现的器件具有一个32kB指令高速缓存和32kB数据高速缓存。
上传时间： 2013-11-19
上传用户：xiaowei314
