虫虫首页|资源下载|资源专辑|精品软件
登录|注册

可测试性

  • 基于CC1110的畜产品可溯源系统读写器设计

    读写器的设计是畜产品可溯源系统的硬件基础和关键技术之一。采用自行设计基于CC1110芯片读写器的方法,该读写器可通过USB接口灵活组成基站式读写器或手持式读写器,大大提高畜产品可溯源系统的兼容性和可移植性。通过读写器的实际测试,得出下列结论:随着数据传输率的减小,通讯距离和信号强度都逐渐增加;采用60 kbps数据传输率,MSK调制方式,540 kHz滤波带宽时,读写器和电子标签可在90 m范围内准确识别。

    标签: 1110 CC 读写器

    上传时间: 2013-10-26

    上传用户:lchjng

  • 测试:就是检测出生产过程中的缺陷

    测试:就是检测出生产过程中的缺陷,并挑出废品的过程。 测试的基本情况:封装前后都需要进行测试。 测试与验证的区别:目的、方法和条件 测试的难点:复杂度和约束。 可测性设计:有利于测试的设计。

    标签: 测试 检测 生产过程 缺陷

    上传时间: 2015-07-18

    上传用户:epson850

  • J2ME编写的手机版“小鸡快跑”游戏。在eclipse下测试通过。在路中间还设置了“井盖”陷阱等

    J2ME编写的手机版“小鸡快跑”游戏。在eclipse下测试通过。在路中间还设置了“井盖”陷阱等,增强了可玩性。

    标签: eclipse J2ME 编写 手机

    上传时间: 2014-01-22

    上传用户:aeiouetla

  • 基于jtag接口电路测试系统的上位机软件设计与实现

    本文开发的上位机软件是在VS2010平台上基于MFC框架开发,并进行了以下几个方面的分析、设计与实现。首先对边界扫描原理进行了研究,如TAP端口、TAP控制器、指令寄存器和数据寄存器等。在对原理有一定的了解后,分析了三种边界扫描测试电路扩展方式和边界扫描测试的流程。同时也对网表文件和BSDL文件的格式进行了分析,为之后对这两种文件进行读取做好准备。接着对边界扫描测试系统的总体设计进行了分析,同时对上位机软件的需求进行了分析。需求分析是软件开发的重要环节,能对之后的软件具体开发工作起到事半功倍的作用。然后就是对上位机软件的具体设计和实现部分,本文把上位机软件主要分为4个模块:测试文件处理模块、测试矢量生成模块、USB通信模块和项目管理与界面设计模块。测试文件处理模块分为BSDL文件处理和网表文件处理,分别实现了对BSDL文件的通用性解析和对多种EDA软件导出网表文件的解析:测试矢量生成模块实现了对ID码指令、采样指令和外测试指令的测试矢量生成:USB通信模块利用Cypress(赛普拉斯)公司提供的CyAPI实现了USB通信类的编写,实现了与测试控制器的通信;项目管理与界面设计模块实现了工程文件的可移植性和友好的操作界面。最后通过对上位机软件、测试控制器和被测电路板进行联合调试,调试结果表明本文开发的上位机软件能够实现预期的需求,即ID码测试、动态显示管脚状态和设置管脚状态等功能。

    标签: jtag 接口 电路测试系统 上位机

    上传时间: 2022-06-25

    上传用户:hbsun

  • 基于无线传感器网络的水环境多参数监测系统的研究与实现.rar

    近年来,随着计算机技术、网络技术与无线通信技术的高速发展和广泛应用,无线传感器网络已成为国际上备受关注的前沿热点之一。无线传感器网络在军事应用、环境监测、医疗护理、空间探索等方面都显示了广阔的应用前景,被认为是21世纪最有发展前景的技术之一。 本文通过对无线传感器网络的发展现状、发展趋势以及水环境多参数监测特点的研究,提出了面向水环境多参数监测应用的无线传感器网络系统的解决方案,分析了系统设计的目标和功能,并指出了系统软硬件平台的设计要求与设计原则。依托2006年江苏省科技攻关项目“总线化智能多参数高精度检测与控制仪表”,设计了基于Silicon Laboratories的C8051F310处理器和CC2420射频芯片的硬件开发平台,详细地描述了硬件平台中各个功能模块的细节,并在此平台上实现和改进了SimpliciTI协议和IEEE802.15.4/Zigbee协议,最后对系统进行了测试。整个系统以无线传感器网络技术为核心,增强了系统的灵活性、可维护性和可扩展性,同时系统模块化、开放式的结构使系统具有良好的可移植性。 将无线传感器网络技术应用于水环境多参数监测,涉及到传感器技术、无线通信技术、计算机应用技术等多种技术。到目前为止,随着科学技术的不断进步,它还在不断地完善,前景尤为广阔。

    标签: 无线传感器网络 多参数 水环境

    上传时间: 2013-06-01

    上传用户:无聊来刷下

  • 仪器接口平台SCPI解析模块设计.rar

    随着计算机技术的迅猛发展,受其影响的仪器行业也发生了巨大的变革,即仪器的手动操作使用改为计算机控制自动测试。随着自动测试技术和程控仪器的发展,除了要求物理硬件接口标准化外,也要求软件控制标准化。 硬件方面,从20世纪50代自动测试概念建立起,经过初期专用接口、半专用接口到20世纪80年代中期才普及推广开放式标准接口总线,如RS232串行通信接口总线、GPIB通用接口总线、PXI计算机外围仪器系统总线、VXI块式仪器系统总线等。 软件方面,1987年6月颁布的IEEE488.2(程控仪器消息交换协议)标准首先解决了数据结构方面的问题,但仍将大量的器件语义留给设计者自由定义。1990年4月,国际上九家仪器公司在IEEE488.2基础上提出了SCPI(Standard Commands for Programmable Instruments程控仪器标准命令),才使程控仪器器件数据和命令得到标准化。SCPI的总目标是缩短自动测试系统程序开发时间,保护仪器制造者和使用者双方的硬、软件投资,为仪器控制和数据利用提供广泛兼容的编码环境。 仪器接收到SCPI消息后进行响应:接收字符串消息、词法分析、语法分析、中间代码生成、优化和目标代码生成,语法分析模块的性能直接影响到程控执行效率。为了进一步简化仪器内语法分析模块、提高程控执行效率,本课题提出了在接口电路中加入解析模块的思想,可将控制器发送到仪器的SCPI消息即复杂的ASCII码字符串转变为简单的二进制代码。采用此解析模块将大大简化仪器设计者的软件工作,既能实现仪器语言标准化又能提高仪器对远程 控制的响应速度,这在研究实验室内的自制仪器时将是很有用的。 仪器接口有很多种,本课题主要讨论了RS232和GPIB两种接口。本设计中仪器接口板是独立于仪器的,与仪器单独使用微处理器,若要与仪器连接实现通信只需在两微处理器之间进行通信即可,这样做的目的是:一方面可以不影响仪器的设计和操作,一方面可以实现接口板的通用性和仪器的可换性。针对于RS232接口为一简单接口,我先将工作重心放在软件设计上,主要考虑怎样把复杂的ASCII码字符串解析为简单的二进制代码。针对于GPIB接口,软件设计的主要部分已完成,再把工作重心放在硬件设计上,采用性价比更高的CPID实现GPIB接口芯片NAT9914。为了观察解析结果还加入了LCD显示。本设计在开发通用的、低价的仪器接口板方面做了一个有益的尝试,为进一步的自动测试系统研究打下了基础。 关键词:仪器;SCPI;RS232接口;GPIB接口;CPLD

    标签: SCPI 仪器接口 模块设计

    上传时间: 2013-04-24

    上传用户:Andy123456

  • 汽车底盘测功机测控系统的研究.rar

    随着科学技术的发展,汽车结构不断完善,人们对汽车的性能更加关注。汽车本身是一个复杂的系统,在使用过程中,随着行驶里程的增加和使用时间的延续,汽车技术状况可能不断恶化,需要定期进行检测。汽车底盘测功机是一种不解体检验汽车性能的检测设备,采用现代电测和计算机技术,模拟汽车在各种路面行驶阻力,使汽车的道路试验项目移至室内进行,减少室外环境变化对测试的影响,能够很好的改善试验人员的试验环境和提高测试精度。 本文首先介绍了汽车底盘测功机的发展历史和研究现状,阐明了研究汽车底盘测功机测控系统的目的和意义,给出了汽车底盘测功机的结构和工作原理,在详细分析汽车道路上和底盘测功机上运行受力情况的基础上,建立了测功机电模拟模型。采用电模拟阻力加载装置,不仅省去了繁琐的惯性飞轮装置,简化了底盘测功机的结构,而且实现了惯性阻力的无级模拟。在系统硬件上,设计了转速转矩信号的采集电路和前端信号处理电路,提高了采集数据的准确性,保证系统的精度,并给出了励磁控制电路的设计与实现。在通讯上,设计CAN和USB互相转化的接口电路,不仅实现上下位机之间的通讯,而且还突破了传统底盘测功机上下位机通讯速率慢的瓶颈。在控制策略上,采用积分分离PID算法,实现转速、励磁电流和转矩、励磁电流的两个双闭环控制器,满足了汽车底盘测功机不同运行状况的需求。在软件上,采用模块化编程的思想,从而增强了程序的可移植性和灵活性。最后,构建了实验平台,对系统进行了实验研究,实验结果表明:系统能满足汽车性能测试的要求。

    标签: 汽车底盘 测功 测控系统

    上传时间: 2013-06-11

    上传用户:问题问题

  • USB20设备控制器IP核的设计与FPGA验证.rar

    随着计算机及其外围设备的发展,传统的并行接口和串行接口在灵活性和接口扩展等方面存在的缺陷愈来愈不可回避,并逐渐成为计算机通信的瓶颈。在这种情况下,通用串行总线(Universal Serial Bus,USB)诞生了。USB由于具有传输速率高、价格便宜、使用方便、灵活性高、支持热插拔、接口标准化和易于扩展等优点,目前已经成为计算机外设接口的主流技术,在计算机外围设备和消费类电子领域正获得越来越多的应用。 @@ 本文基于USB2.0协议规范,设计了一款支持高速和全速传输的USB2.0设备控制器IP核。文中着重介绍了这款设备控制器IP核的设计和FPGA验证工作,详细研究并分析了USB2.0规范,根据规范提出了一种USB2.0设备控制器整体构架方案,描述了各个功能子模块硬件电路的功能及实现。从可重用的角度出发,对设备控制器模块进行优化设计,增加多个灵活的配置选项,根据不同的应用对硬件进行配置,使其在满足要求的情况下去除冗余电路,以减少占用面积和功耗,从而使其灵活地应用于各种USB系统。本文还研究了IP核的验证方法,并对所设计的USB2.0设备控制器建立了功能完备的ModelSim仿真验证环境,搭建了FPGA硬件验证平台,设计了具有AHB接口的设备控制器和带有8051的设备控制器,并分别在FPGA平台上进行了功能验证。 @@ 本文所设计的USB2.0设备控制器IP核可配置性高,使用者可以自由配置所需端点的个数以及每个端点类型等,可以集成于多种USB系统中,适于各类USB设备的开发。本课题所取得的成果为USB2.0设备类的研究和开发积累了经验,并为后来实验室某项目测试芯片的USB数据采集提供了参考方案,也为未来USB3.0接口IP核的开发和应用奠定了基础。 @@关键词USB2.0控制器;IP核;FPGA;验证

    标签: FPGA USB 20

    上传时间: 2013-06-30

    上传用户:nanfeicui

  • FPGA中多标准可编程IO端口的设计.rar

    现场可编程门阵列(FPGA,Field Programmable Gate Array)是可编程逻辑器件的一种,它的出现是随着微电子技术的发展,设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC,Application Specific Integrated Circuit).芯片,而且希望ASIC的设计周期尽可能短,最好是在实验室里就能设计出合适的ASIC芯片,并且立即投入实际应用之中。现在,FPGA已广泛地运用于通信领域、消费类电子和车用电子。 本文中涉及的I/O端口模块是FPGA中最主要的几个大模块之一,它的主要作用是提供封装引脚到CLB之间的接口,将外部信号引入FPGA内部进行逻辑功能的实现并把结果输出给外部电路,并且根据需要可以进行配置来支持多种不同的接口标准。FPGA允许使用者通过不同编程来配置实现各种逻辑功能,在IO端口中它可以通过选择配置方式来兼容不同信号标准的I/O缓冲器电路。总体而言,可选的I/O资源的特性包括:IO标准的选择、输出驱动能力的编程控制、摆率选择、输入延迟和维持时间控制等。 本文是关于FPGA中多标准兼容可编程输入输出电路(Input/Output Block)的设计和实现,该课题是成都华微电子系统有限公司FPGA大项目中的一子项,目的为在更新的工艺水平上设计出能够兼容单端标准的I/O电路模块;同时针对以前设计的I/O模块不支持双端标准的缺点,要求新的电路模块中扩展出双端标准的部分。文中以低压双端差分标准(LVDS)为代表构建双端标准收发转换电路,与单端标准比较,LVDS具有很多优点: (1)LVDS传输的信号摆幅小,从而功耗低,一般差分线上电流不超过4mA,负载阻抗为100Ω。这一特征使它适合做并行数据传输。 (2)LVDS信号摆幅小,从而使得该结构可以在2.5V的低电压下工作。 (3)LVDS输入单端信号电压可以从0V到2.4V变化,单端信号摆幅为400mV,这样允许输入共模电压从0.2V到2.2V范围内变化,也就是说LVDS允许收发两端地电势有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工艺,辅助Xilinx公司FPGA开发软件ISE,设计完成了可以用于Virtex系列各低端型号FPGA的IOB结构,它有灵活的可配置性和出色的适应能力,能支持大量的I/O标准,其中包括单端标准,也包括双端标准如LVDS等。它具有适应性的优点、可选的特性和考虑到被文件描述的硬件结构特征,这些特点可以改进和简化系统级的设计,为最终的产品设计和生产打下基础。设计中对包括20种IO标准在内的各电器参数按照用户手册描述进行仿真验证,性能参数已达到预期标准。

    标签: FPGA 标准 可编程

    上传时间: 2013-05-15

    上传用户:shawvi

  • 基于FPGA的RS255,223编解码器的高速并行实现.rar

    随着信息时代的到来,用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落,信号经信道传输后,到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS(Reed—Solomon)码是差错控制领域中一类重要的线性分组码,由于它编解码结构相对固定,性能强,不但可以纠正随机差错,而且对突发错误的纠错能力也很强,被广泛应用在数字通信、数据存储系统中,以满足对数据传输通道可靠性的要求。因此设计一款高性能的RS编解码器不但具有很大的应用意义,而且具有相当大的经济价值。 本文首先介绍了线形分组码及其子码循环码、BCH码的基础理论知识,重点介绍了BCH码的重要分支RS码的常用编解码算法。由于其算法在有限域上进行,接着介绍了有限域的有关理论。基于RS码传统的单倍结构,本文提出了一种八倍并行编码及九倍并行解码方案,并用Verilog HDL语言实现。其中编码器基于传统的线性反馈移位寄存器除法电路并进行八倍并行扩展,译码器关键方程求解模块基于修正的欧几里德算法设计了一种便于硬件实现的脉动关键方程求解结构,其他模块均采用九倍并行实现。由于进行了超前运算、流水线及并行处理,使编解码的数据吞吐量大为提高,同时延时更小。 本论文设计了C++仿真平台,并与HDL代码结果进行了对比验证。Verilog HDL代码经过modelsim仿真验证,并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上进行综合验证以及静态时序分析,综合软件为QUATURSⅡ V8.0。验证及测试表明,本设计在满足编解码基本功能的基础上,能够实现数据的高吞吐量和低延时传输,达到性能指标要求。本论文在基于FPGA的RS(255,223)编解码器的高速并行实现方面的研究成果,具有通用性、可移植性,有一定的理论及经济价值。

    标签: FPGA 255 223

    上传时间: 2013-04-24

    上传用户:思琦琦