51单片机综合学习系统 STC芯片烧写软件
上传时间： 2013-04-24
上传用户：akk13
51单片机综合学习系统 SST芯片烧写软件
上传时间： 2013-07-21
上传用户：plsee
近年来，大容量数据存储设备主要是机械硬盘，机械硬盘采用机械马达和磁片作为载体，存在抗震性能低、高功耗和速度提升难度大等缺点。固态硬盘是以半导体作为存储介质及控制载体，无机械装置，具有抗震、宽温、无噪、可靠和节能等特点，是目前存储领域所存在问题的解决方案之一。本文针对这一问题，设计基于FPGA的固态硬盘控制器，实现数据的固态存储。 文章首先介绍硬盘技术的发展，分析固态硬盘的技术现状和发展趋势，阐述课题研究意义，并概述了本文研究的主要内容及所做的工作。然后从分析固态硬盘控制器的关键技术入手，研究了SATA接口协议和NANDFLASH芯片特性。整体设计采用SOPC架构，所有功能由单片FPGA完成。移植MicroBlaze嵌入式处理器软核作为主控制器，利用Verilog HDL语言描述IP核形式设计SATA控制器核和NAND FLASH控制器核。SATA控制器核作为高速串行传输接口，实现SATA1.0协议，根据协议划分四层模型，通过状态机和逻辑电路实现协议功能。NAND FLASH控制器核管理NANDFLASH芯片阵列，将NAND FLASH接口转换成通用的SRAM接口，提高访问效率。控制器完成NAND FLASH存储管理和纠错算法，实现数据的存储和读取。最后完成固态硬盘控制器的模块测试和整体测试，介绍了测试方法、测试工具和测试流程，给出测试数据和结果分析，得出了验证结论。 本文设计的固态硬盘控制器，具有结构简单和稳定性高的特点，易于升级和二次开发，是实现固态硬盘和固态存储系统的关键技术。
上传时间： 2013-05-28
上传用户：sssnaxie
近年来，以FPGA为代表的数字系统现场集成技术取得了快速的发展，FPGA不但解决了信号处理系统小型化、低功耗、高可靠性等问题，而且基于大规模FPGA单片系统的片上可编程系统(SOPC)的灵活设计方式使其越来越多的取代ASIC的市场。传统的通用信号处理系统使用DSP作为处理核心，系统的可重构型不强，FPGA解决了这一问题，并且现有的FPGA中，多数已集成DSP模块，结合FPGA较强的信号并行处理特性使其与DSP信号处理能力差距很小。因此，FPGA作为处理核心的通用信号处理系统具有很强的可实施性。 @@ 基于上述要求，作者设计和完成了一个基于多FPGA的通用实时信号处理系统。该系统采用4片XC3SD1800A作为处理核心，使用DDR2 SDRAM高速存储实时数据。作者通过全面的分析，设计了核心板、底板和应用板分离系统架构。该平台能够根据实际需求进行灵活的搭配，核心板之间的数据传输采用了LVDS(低电压差分信号)技术，从而使得数据能够稳定的以非常高的速率进行传输。 @@ 本系统属于高速数字电路的设计范畴，因此必须重视信号完整性的设计与分析问题，作者根据高速电路的设计惯例和软件辅助设计的方法，在分析和论证了阻抗控制、PCB堆叠、PCB布局布线等约束的基础上，顺利地完成了PCB绘制与调试工作。 @@ 作为系统设计的重要环节，作者还在文中研究了在系统设计过程中出现的电源完整性问题，并给出了解决办法。 @@ LVDS高速数据通道接口和DDR2存储器接口设计决定本系统的使用性能，本文基于所选的FPGA芯片进行了详细的阐述和验证。并结合系统的核心板和底板，完成了应用板，视频图像采集、USB、音频、LCD和LED矩阵模块显示等接口的设计工作，对其中的部分接口进行了逻辑验证。 @@ 经过测试，该通用的信号处理平台具有实时性好、通用性强、可扩展和可重构等特点，能够满足当前一些信号处理系统对高速、实时处理的要求，可以广泛应用于实时信号处理领域。通过本平台的研究和开发工作，为进一步研究和设计通用、实时信号处理系统打下了坚实的基础。 @@关键词：通用实时信号处理；FPGA；信号完整性；DDR2；LVDS
上传时间： 2013-05-27
上传用户：qiaoyue
MP3音乐是目前最为流行的音乐格式，因其音质、复杂度与压缩比的完美折中，占据着广阔的市场，不仅在互联网上广为流传，而且在便携式设备领域深受人们喜爱。本文以MPEG-1的MP3音频解码器为研究对象，在实时性、面积等约束条件下，研究MP3解码电路的设计方法，实现FPGA原型芯片，研究MP3原型芯片的验证方法。 论文的主要贡献如下： (1)使用算法融合方法合并MP3解码过程的相关步骤，以减少缓冲区存储单元的容量和访存次数。如把重排序步骤融合到反量化模块，可以减少一半的读写RAM操作；把IMDCT模块内部的三个算法步骤融合在一起进行设计，可以省去存储中间计算结果的缓存区单元。 (2)反量化、立体声处理等模块中，采用流水线设计技术，设置寄存器把较长的组合逻辑路径隔开，提高了电路的性能和可靠性；使用连续访问公共缓存技术，合理规划各计算子模块的工作时序，将数据计算的时间隐藏在访存过程中；充分利用频率线的零值区特性，有效地减少数据计算量，加快了数据处理的速度。 (3)设计了MP3硬件解码器的FPGA原型芯片。采用Verilog HDL硬件描述语言设计RTL级电路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA开发板为平台，实现MP3解码器的FPGA原型芯片。MP3硬件解码器在Stratix II EP2S180器件内的资源利用率约为5％，其中组合逻辑查找表ALUT为7189个，寄存器共有4024个，系统频率可达69.6MHz，充分满足了MP3解码过程的实时性要求。实验结果表明，MP3音频解码FPGA原型芯片可正常播放声音，解码音质良好。
上传时间： 2013-07-01
上传用户：xymbian
高速数据采集系统在信号检测、雷达、图像处理、网络通信等领域有广泛应用，不同的应用要求使用不同的总线和不同的设计，但是，无论基于何种应用，其设计的关键在接口的实现上。 @@ 随着cPCI总线技术的发展，cPCI总线逐渐代替了PCI总线、VME总线，成为测控领域中最受人们青睐的总线形式。 @@ 为满足高速采集过程中数据传输速度的要求和采集卡与PC机连接的机械强度的要求，本论文提出设计基于cPCI总线接口的数据采集系统。设计中利用单片FPGA芯片实现PCI协议，代替传统的FIFO芯片和串并转换芯片，并完成对模拟电路的控制功能；并提出将应用程序中的一部分数据读写操作放入动态链接库中，减少因应用程序反复调用驱动程序而造成的资源浪费和时间的延迟。 @@ 通过分析PCI总线协议，理解高频数字电路设计方法和高速数据采集原理，本文开发了基于cPCI接口的高速数据采集系统。经过综合测试和现场应用验证表明，采集系统已达到了要求的性能指标。 @@关键词：FPGA；数据采集系统；cPCI； PC
上传时间： 2013-07-08
上传用户：ikemada
低密度校验码(LDPC)是一种能逼近Shannon容量限的渐进好码，其长码性能甚至超过了Turbo码。低密度校验码以其迭代译码复杂度低，没有错误平层，码率和码长可灵活改变的优点成为Turbo码强有力的竞争对手。目前，LDPC码已广泛应用于深空通信、光纤通信、卫星数字视频和音频广播等领域，因此LDPC码编译码器的硬件实现已成为纠错编码领域的研究热点之一。 本文在分析LDPC码的基本编码结构基础上，首先研究了LDPC码的随机构造方法，并给出了有效的PEG算法实现方法，重点分析了用环消除(cycle elimination)算法实现的准循环LDPC码的构造。然后对LDPC码的几种不同译码算法进行分析比较，讨论了一种适合硬件实现的译码算法-TDMP算法，并对易于硬件实现的TDMP算法进行了性能仿真，仿真结果表明TDMP算法作为硬件实现的译码算法具有优异的性能优势。最后针对Altera公司的StratixEPIS25 FPGA芯片设计了一个基于TDMP算法的(4096，2048)非规则LDPC码译码器，内部用了4个单校验码译码器并行译1帧数据，3帧同时译码，作者详细介绍了该译码器芯片的设计过程和内部结构和工作流程。
上传时间： 2013-05-23
上传用户：fujun35303
本文着重研究用现场可编程门阵列(FPGA)来开发设计精插补芯片。选用Altera公司的Cyclone系列的EP1C3T144C8芯片设计了逐点比较法，数字积分法和比较积分法三种经典插补算法，并对各种算法模块进行了仿真验证。又设计了三个算法选通信号，将三种算法模块综合成了一个整电路。 在完成了FPGA内部三种算法的实现后，设计以一个STC单片机为粗插补处理器的FPGA实验开发系统，并制作了PCB板。实验开发系统板中设计了单片机程序下载和的FPGA下载配置电路，并且配有FPGA专用配置芯片，能实现FPGA上电自动配置。可用该实验系统板进行精插补芯片的设计与开发，以及对所完成设计的功能进行验证。 为验证所设计芯片的插补功能，编写了单片机粗插补程序，将产生的粗插补坐标增量发给FPGA进行插补实验，得到了理想的插补输出脉冲。又编写了单片机脉冲处理程序，读回了FPGA的输出脉冲，并由串口发送给PC机。最后通过编写PC机的串口通信程序以及根据插补脉冲绘图的程序，把FPGA的输出脉冲绘制成了插补轨迹图形。 最终绘图结果显示，在20M输入时钟频率下，由插补脉冲生成的插补轨迹图形正确，验证了本文设计的三种插补算法功能的正确性。本设计插补芯片达到了高速插补功能要求。
上传时间： 2013-04-24
上传用户：zgu489
基于FPGA芯片的功能仿真平台构建及静态时序分析
上传时间： 2013-06-28
上传用户：qilin
可配置端口电路是FPGA芯片与外围电路连接关键的枢纽，它有诸多功能：芯片与芯片在数据上的传递(包括对输入信号的采集和输出信号输出)，电压之间的转换，对外围芯片的驱动，完成对芯片的测试功能以及对芯片电路保护等。 本文采用了自顶向下和自下向上的设计方法，依据可配置端口电路能实现的功能和工作原理，运用Cadence的设计软件，结合华润上华0.5μm的工艺库，设计了一款性能、时序、功耗在整体上不亚于xilinx4006e[8]的端口电路。主要研究以下几个方面的内容： 1.基于端口电路信号寄存器的采集和输出方式，本论文设计的端口电路可以通过配置将它设置成单沿或者双沿的触发方式[7]，并完成了Verilog XL和Hspiee的功能和时序仿真，且建立时间小于5ns和保持时间在0ns左右。和xilinx4006e[8]相比较满足设计的要求。 2.基于TAP Controller的工作原理及它对16种状态机转换的控制，对16种状态机的转换完成了行为级描述和实现了捕获、移位、输出、更新等主要功能仿真。 3.基于边界扫描电路是对触发器级联的构架这一特点，设计了一款边界扫描电路，并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。达到对芯片电路测试设计的要求。 4.对于端口电路来讲，有时需要将从CLB中的输出数据实现异或、同或、与以及或的功能，为此本文采用二次函数输出的电路结构来实现以上的功能，并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。满足设计要求。 5.对于0.5μm的工艺而言，输入端口的电压通常是3.3V和5V，为此根据设置不同的上、下MOS管尺寸来调整电路的中点电压，将端口电路设计成3.3V和5V兼容的电路，通过仿真性能上已完全达到这一要求。此外，在输入端口处加上扩散电阻R和电容C组成噪声滤波电路，这个电路能有效地抑制加到输入端上的白噪声型噪声电压[2]。 6.在噪声和延时不影响电路正常工作的范围内，具有三态控制和驱动大负载的功能。通过对管子尺寸的大小设置和驱动大小的仿真表明：在实现TTL高电平输出时，最大的驱动电流达到170mA，而对应的xilinx4006e的TTL高电平最大驱动电流为140mA[8]；同样，在实现CMOS高电平最大驱动电流达到200mA,而xilinx4006e的CMOS驱动电流达到170[8]mA。 7.与xilinx4006e端口电路相比，在延时和面积以及功耗略大的情况下，本论文研究设计的端口电路增加了双沿触发、将输出数据实现二次函数的输出方式、通过添加译码器将配置端口的数目减少的新的功能，且驱动能力更加强大。
上传时间： 2013-07-20
上传用户：顶得柱
