中文版详情浏览：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
标签： UltraScale Xilinx 架构
上传时间： 2013-11-13
上传用户：瓦力瓦力hong
北京恒星科通科技发展有限公司 网站有大量的技术方案www.bjhxkt.com
上传时间： 2013-10-30
上传用户：qb1993225
ADS 是一个开发ARM 很好的环境，同样周立功单片机（www.zlgmcu.com）推出的EasyARM2104 实 验套件也是学习 ARM 相当超值的入门工具。由于配套实验书上对于如何做第一个实验方面给出的指导具 体步骤不够清晰，新手一般都要摸索一阵子，所以本人写了如下一个ADS 的使用例程，演示一个最简单的 程序的运行范例。
上传时间： 2013-10-22
上传用户：
Audio100 audio tester是短歌行网站（WWW.AUDIO100.COM）开发的音频信号发生器软件，提供了35种不同频率的正弦波信号，也提供了3组粉红噪音信号和一组20Hz－20kHz的扫频信号，所有信号的幅度为-20dB。Audio100 audio tester中的波形信号全部从专业音频信号发生仪器采样，所产生波形的频率极为准确，失真度也极小，并且提供了专业的音频测试信号说明。在1.0以前的版本均为测试版本，在以后的版本中将加入更多频率的正弦波和不同频率的方波、三角波等波形信号，成为一个具有专业品质的软信号发生器。
上传时间： 2013-11-11
上传用户：zl520l
Audio100 audio tester是短歌行网站（WWW.AUDIO100.COM）开发的音频信号发生器软件，提供了35种不同频率的正弦波信号，也提供了3组粉红噪音信号和一组20Hz－20kHz的扫频信号，所有信号的幅度为-20dB。Audio100 audio tester中的波形信号全部从专业音频信号发生仪器采样，所产生波形的频率极为准确，失真度也极小，并且提供了专业的音频测试信号说明。在1.0以前的版本均为测试版本，在以后的版本中将加入更多频率的正弦波和不同频率的方波、三角波等波形信号，成为一个具有专业品质的软信号发生器。
上传时间： 2013-10-18
上传用户：半熟1994
基于ZedBoard和linux的应用程序HelloWorld的实现（完整工程）获取Zedboard可运行的linux Digilent官网给出Zedboard的可运行linux设计ZedBoard_OOB_Design包，可从http://www.digilentinc.com/Data/Documents/Other/ZedBoard_OOB_Design.zip获取，下载后解压，可以看到包的结构和内容
标签： HelloWorld ZedBoard linux 应用程序
上传时间： 2015-01-01
上传用户：dragonhaixm
基于VHDL的FPGA和Nios II 实例精炼【作者：刘福奇；出版社：北京航空航天大学出版社】（本书优酷视频地址：http://www.youku.com/playlist_show/id_5882081.html） 内容简介：本书分为4个部分：Quartus Ⅱ软件的基本操作、VHDL语法介绍、FPGA设计实例和Nios Ⅱ设计实例；总结了编者几年来的FPGA设计经验，力求给初学者或是想接触这方面知识的读者提供一种快速入门的方法；适合电子相关专业的大学生、FPGA的初学者以及对FPGA有兴趣的电子工程师。初学者可以按照步骤学习。本书中提及到时间计算问题，不光提出有时间戳的方法， 还介绍了一种通过读取定时器的寄存器来计算时间的方法。其实，有人认为，本书最好的部分是：DMA的实现说明（本书从3个方面讲述了DMA的使用）。现在学习Verilog HDL的人或许比较多，但是用VHDL的人可以学习下，这本书还是很不错的。
上传时间： 2014-07-10
上传用户：米米阳123
Protel99SE是应用于Windows9X/2000/NT操作系统下的EDA设计软件，采用设计库管理模式，可以进行联网设计，具有很强的数据交换能力和开放性及3D模拟功能，是一个32位的设计软件，可以完成电路原理图设计，印制电路板设计和可编程逻辑器件设计等工作，可以设计32个信号层，16个电源--地层和16个机加工层。 安装步骤：第一大步:安装99SE主程序 运行目录中的 Setup.exe 注册码:Y7ZP-5QQG-ZWSF-K858 第二大步:安装99SE补丁程序 运行“第二大步Protel99SP6b补丁”目录中的 protel99seservicepack6.exe 第三大步:共分5小步。安装：汉化菜单、汉字模块、国标元件、国标模版、CAD转换 运行“第三大步Protel99汉化”目录中的 中的各个目录中的SETUP.BAT即可,详见“第三大步Protel99汉化”目录中的安装说明。 里面包含Protel99se完美破解版、Protel99se介绍、利用Protel99SE设计PCB基础教程、Protel99se教程 解压密码：www.pp51.com
上传时间： 2014-01-16
上传用户：李哈哈哈
我司是专业PCB样板制造的生产企业www.syjpcb.com/w 现在我司工程部提供的PCB设计规则要求
上传时间： 2013-11-13
上传用户：robter
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-10-13
上传用户：lml1234lml
