基于Quartus II的数控分频器的项目设计,实现对时钟信号的任意进制分频,包含了项目文件和VHDL源代码
资源简介:基于Quartus II的数控分频器的项目设计,实现对时钟信号的任意进制分频,包含了项目文件和VHDL源代码
上传时间: 2017-07-18
上传用户:yangbo69
资源简介:基于vhdl的数控分频器设计的源代码及仿真
上传时间: 2016-02-10
上传用户:410805624
资源简介:数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性强。他可利用 并行预置数的加法计数器和减法计数器实现...
上传时间: 2014-11-28
上传用户:1051290259
资源简介:用VerilogHDL实现基于FPGA的通用分频器的设计
上传时间: 2013-10-28
上传用户:xiaoxiang
资源简介:用VerilogHDL实现基于FPGA的通用分频器的设计
上传时间: 2015-01-01
上传用户:oooool
资源简介:数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时,将对输入的时钟信号有不同的分频比,数控分频器就是用计数值可并行预置的加法计数器设计完成的,方法是将计数溢出位与预置数加载输入信号相接即可。
上传时间: 2016-10-12
上传用户:wangzhen1990
资源简介:数控分频器的设计 数控分频器的功能就是当在输入端给定不同输入数据时,将对输入的时钟信号有不同的分频比,例3的数控分频器就是用计数值可并行预置的加法计数器设计完成的,方法是将计数溢出位与预置数加载输入信号相接即可。
上传时间: 2013-12-11
上传用户:黑漆漆
资源简介:自己编的一个分频器的程序模版 虽然原理很简单,经过多次实践很实用 被多次用在其它的程序中
上传时间: 2015-03-19
上传用户:cjf0304
资源简介:由VHDL 语言实现的数控分频 利用的是QUARTUES环境已经得到验证
上传时间: 2014-01-11
上传用户:teddysha
资源简介:基于fpga和sopc的用VHDL语言编写的EDA数控分频器
上传时间: 2014-01-03
上传用户:yan2267246
资源简介:用Verilog实现基于FPGA的通用分频器
上传时间: 2013-08-30
上传用户:xingyuewubian
资源简介:基于CPLD-FPGA的半整数分频器的设计,用于设计EDA
上传时间: 2013-09-03
上传用户:pioneer_lvbo
资源简介:基于CPLD-FPGA的半整数分频器的设计,用于设计EDA
上传时间: 2015-04-09
上传用户:凌云御清风
资源简介:基于VHDL语言描述的一个分频器,根据端口值,可作为四分频,八分频等分频器使用。
上传时间: 2013-12-31
上传用户:集美慧
资源简介:用Verilog实现基于FPGA的通用分频器
上传时间: 2015-08-20
上传用户:songrui
资源简介:一个基于CPLD/FPGA的半整数分频器的设计的文档资料
上传时间: 2016-07-13
上传用户:CHENKAI
资源简介:基于Quartus II软件 用verilog 语言描述的38译码器
上传时间: 2013-11-30
上传用户:wweqas
资源简介:基于VDHL的38译码器的实现与58分频器的实现 FPGA主芯片:CycloneII EP2C35F672C6
上传时间: 2014-01-16
上传用户:banyou
资源简介:该文档为基于FPGA的分频器的设计与实现简介文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………
上传时间: 2021-11-14
上传用户:2431247090
资源简介:该文档为一种基于FPGA的分频器的实现讲解文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………
上传时间: 2021-12-01
上传用户:nicholas28
资源简介:该文档为FPGA_ASIC-基于CPLD、FPGA的半整数分频器的设计讲解文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………
上传时间: 2022-02-26
上传用户:slq1234567890
资源简介:数控分频器设计:对于一个加法计数器,装载不同的计数初始值时,会有不同频率的溢出输出信号。计数器溢出时,输出‘1’电平,同时溢出时的‘1’电平反馈给计数器的输入端作为装载信号;否则输出‘0’电平。
上传时间: 2015-07-15
上传用户:wxhwjf
资源简介:本文主要介绍了50%占空比三分频器的三种设计方法,并给出了图形设计、VHDL设计、编译结果和仿真结果。设计中采用EPM7064AETC44-7 CPLD,在QuartusⅡ4.2软件平台上进行。
上传时间: 2014-01-24
上传用户:凌云御清风
资源简介:用FPGA仿真实现数控分频器,完整的工程文件
上传时间: 2014-06-17
上传用户:dyctj
资源简介:fredivn.vhd 偶数分频\r\nfredivn1.vhd 奇数分频\r\nfrediv16.vhd 16分频\r\nPULSE.vhd 数控分频器
上传时间: 2013-08-15
上传用户:lizhen9880
资源简介:这是用VHDL语言写的32位分频器的程序,可直接运行,看结果,欢迎使用。多指正,交流。
上传时间: 2015-05-11
上传用户:chenlong
资源简介:带分频器的bcd计数电路设计,verilog源码
上传时间: 2014-01-13
上传用户:s363994250
资源简介:第7章数字系统设计实例 7.1 半整数分频器的设计 7.2 音乐发生器 7.3 2FSK/2PSK信号产生器 7.4 实用多功能电子表 7.5 交通灯控制器 7.6 数字频率计
上传时间: 2015-06-23
上传用户:tianyi223
资源简介:vhdl语言写的基数分频器,多平台,通过MODESIM仿真
上传时间: 2015-07-19
上传用户:541657925
资源简介:CPLD 的程序,分频器
上传时间: 2014-01-12
上传用户:671145514