虫虫首页|资源下载|资源专辑|精品软件
登录|注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 实现开漏输出的并口

实现开漏输出的并口

  • 资源大小:3 K
  • 上传时间: 2013-12-14
  • 上传用户:jjjjjkkkkjkjkjk
  • 资源积分:2 下载积分
  • 标      签: 开漏输出 并口

资 源 简 介

实现开漏输出的并口,支持3.3V或5V,支持FPGA 的PS 配置功能。8位配置数据 自动移位输出,输入时钟24MHz,产生1MHz配置时钟。8位CPU数据总线接口, 11位地址总线。支持IO 的置位清除功能。

相 关 资 源

您 可 能 感 兴 趣 的