VERILOG hdl

数字时钟显示模块,用VERILOG hdl 实现

数字时钟显示模块,用VERILOG hdl 实现

标签： VERILOG HDL 数字时钟显示模块

上传时间： 2016-03-03

上传用户：yiwen213
基于VERILOG hdl设计的多功能数字钟

基于VERILOG hdl设计的多功能数字钟，有兴趣的

标签： Verilog HDL 多功能数字

上传时间： 2013-11-26

上传用户：宋桃子
UART转I2C的VERILOG hdl代码

UART转I2C的VERILOG hdl代码，由北京邮电大学《VerilogHDL设计与EDA技术基础》教师编写

标签： Verilog UART I2C HDL

上传时间： 2014-08-03

上传用户：zhuoying119
24C01A的VERILOG hdl仿真代码

24C01A的VERILOG hdl仿真代码，用于I2C接口模块的测试，由北京邮电大学《VerilogHDL设计与EDA技术基础》教师编写

标签： Verilog 24C01A HDL 仿真

上传时间： 2016-03-03

上传用户：jkhjkh1982
一个介绍VERILOG hdl的ppt文档

一个介绍VERILOG hdl的ppt文档，包括全部的22章。

标签： verilog HDL 文档

上传时间： 2016-03-05

上传用户：天涯
VERILOG hdl写的利用fpga控制ad7865进行多路ad数据采集的程序源代码。

VERILOG hdl写的利用fpga控制ad7865进行多路ad数据采集的程序源代码。

标签： verilog fpga 7865 hdl

上传时间： 2016-03-09

上传用户：希酱大魔王
《设计与验证VERILOG hdl》光盘内容

《设计与验证VERILOG hdl》光盘内容

标签： Verilog HDL 光盘

上传时间： 2013-12-02

上传用户：z754970244
针对多DSP 共享总线的通用信号处理板卡, 介绍了基于PCI9054 和CPCI 总线的接口设计, 分析了通用WDM总线驱动程序的开发。采用VERILOG hdl 用CPLD 设计控制时序实现了DS

针对多DSP 共享总线的通用信号处理板卡, 介绍了基于PCI9054 和CPCI 总线的接口设计, 分析了通用WDM总线驱动程序的开发。采用VERILOG hdl 用CPLD 设计控制时序实现了DSP 和 CPCI 总线桥接器PCI9054 之间的普通传输和高速DMA 传输。驱动程序采用DriverWorks 和Windows 驱动开发包DDK 进行开发, 具有很好的通用性和可移植性。

标签： Verilog 9054 CPCI CPLD

上传时间： 2013-12-24

上传用户：tedo811
同步FIFO( VERILOG hdl )

同步FIFO( VERILOG hdl )

标签： Verilog FIFO HDL

上传时间： 2013-12-20

上传用户：源码3
硬件描述语言VERILOG hdl语法讲解

硬件描述语言VERILOG hdl语法讲解，附实例，该教程通俗易懂。

标签： verilog HDL 硬件描述语言

上传时间： 2014-12-08

上传用户：yt1993410

VERILOG hdl

数字时钟显示模块,用VERILOG hdl 实现

基于VERILOG hdl设计的多功能数字钟

UART转I2C的VERILOG hdl代码

24C01A的VERILOG hdl仿真代码

一个介绍VERILOG hdl的ppt文档

VERILOG hdl写的利用fpga控制ad7865进行多路ad数据采集的程序源代码。

《设计与验证VERILOG hdl》光盘内容

针对多DSP 共享总线的通用信号处理板卡, 介绍了基于PCI9054 和CPCI 总线的接口设计, 分析了通用WDM总线驱动程序的开发。采用VERILOG hdl 用CPLD 设计控制时序实现了DS

同步FIFO( VERILOG hdl )

硬件描述语言VERILOG hdl语法讲解