ORCAD在使用的时候总会出现这样或那样的问题…但下这个问题比较奇怪…在ORCAD中无法输出网表…弹出下面的错误….这种问题很是奇怪…Netlist Format: tango.dllDesign Name: D:\EDA_PROJECT\PROTEL99SE\YK\SV3200\MAIN.DSNERROR [NET0021] Cannot get part.[FMT0024] Ref-des not found. Possible Logical/Physical annotation conflict.[FMT0018] Errors processing intermediate file找了一天没找到问题…终于在花了N多时间后发现问题所在…其实这个问题就是不要使用ORCAD PSPICE 库里面的元件来画电路图…实际中我是用了PSPICE里面和自己制作的二种电阻和电容混合在一起…就会出现这种问题…
上传时间： 2013-11-02
上传用户：sz_hjbf
UG157 - LogiCORE™ IP Initiator/Target v3.1 for PCI™ 入门指南
上传时间： 2013-10-13
上传用户：heheh
IP核生成文件：（Xilinx/Altera 同） IP核生成器生成 ip 后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则asyn_fifo.veo 给出了例化该核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是该核的行为模型，主要调用了 xilinx 行为模型库的模块，仿真时该文件也要加入工程。（在 ISE中点中该核，在对应的 processes 窗口中运行“ View Verilog Functional Model ”即可查看该 .v 文件）。如下图所示。
上传时间： 2013-11-02
上传用户：谁偷了我的麦兜
访问TCP/IP协议栈的vxd例子
上传时间： 2015-01-03
上传用户：chenjjer
记录IP/TCP/UDP/ICMP网络包日志
上传时间： 2014-12-02
上传用户：cx111111
OICQ黑客工具。可以查看对方IP地址，发匿名信，炸对方等
上传时间： 2015-01-03
上传用户：坏天使kk
示范了Unix和Linux下如何利用Raw Socket构造伪装的TCP、IP、UDP的包
上传时间： 2014-01-02
上传用户：叶山豪
win9x下的一个网卡驱动程序。
上传时间： 2013-12-27
上传用户：qq21508895
可探索指定IP地址段内的所有OICQ用户号码，可探测端口，把网吧里的所有机器的OICQ号码都找出来，可群发消息
上传时间： 2015-01-04
上传用户：rocketrevenge
黑客教程．含有端口扫描、IP欺骗、嗅探器、木马等的说明和例子
上传时间： 2014-06-28
上传用户：rocwangdp
