HDL+Examples全部资料 - 虫虫开发者社区

2016-04-18 141 HDL+Examples

占用资源少的verilog HDL uart接口；采用固定波特率115200，可以修改程序中的分频来修改波特率，模式为1个启始位，8位数据位，1个停止位；带1字节缓存；当缓存空时输出空信号

2013-12-28 44 HDL+Examples

2014-01-24 76 HDL+Examples

2013-12-28 163 HDL+Examples

2013-12-24 162 HDL+Examples

给大家上传一本非常好的关于verilog-hdl的电子书，实用，易懂，易学。此为第一章

2014-01-01 155 HDL+Examples

给大家上传一本非常好的关于verilog-hdl的电子书，实用，易懂，易学。此为第二章

2016-05-29 113 HDL+Examples

给大家上传一本非常好的关于verilog-hdl的电子书，实用，易懂，易学。此为第三章

2016-05-29 58 HDL+Examples

给大家上传一本非常好的关于verilog-hdl的电子书，实用，易懂，易学。此为第四部分

2013-12-24 24 HDL+Examples

给大家上传一本非常好的关于verilog-hdl的电子书，实用，易懂，易学。此为第五章

2014-02-01 149 HDL+Examples

HDL+Examples