本文是在基于ARM＋FPGA 的硬件平台上进行嵌入式运动控制系统的设计，ARM实现应用管理，FPGA 实现插补运算，发出脉冲到伺服驱动系统，形成运动指令控制伺服电机运 转等。文中对FPG
标签： FPGA Control Design Motion
上传时间： 2013-04-24
上传用户：acwme
随着对高处理能力、网络通信、实时多任务,超低功耗这些需求的增长,传统8位处理器已经不能满足新产品的要求了,高端嵌入式处理器已经得到了普遍的重视和应用.ARM是目前嵌入式领域应用最广泛的RISC微处理器结构,该文研究了基于ARM处理器的嵌入式系统的开发,介绍了利用一款ARM微处理器和FPGA设计的四路E1中继板卡的硬件结构和工作原理,并在这个硬件平台上进行软件开发的过程.该四路E1收发器能够提供四条E1链路,把带宽从2Mbps提高到8Mbps,能够同时负载120个用户的通信,解决了数字环路系统中卡槽数目限制的问题.目前,建立在G. 703基础上的El接口在分组网、帧中继网、GSM移动基站及军事通信中得到广泛的应用,传送语音信号、数据、图像等业务.文中首先分析了当前数字环路系统的发展现状和趋势,随着网络通信的用户数目及信息量的猛增,拓宽数据传输的通道是一项研究热点,这是开发四路E1收发器的一个目的.接着叙述了数字环路系统的结构和工作原理,即四路E1收发器的应用环境,着重介绍了四路E1板卡在整个系统中所扮演的角色和嵌入式处理器ARM的体系结构和特点,鉴于数据传输中对时钟的要求比较严格,该文还介绍了FPGA技术,应用它主要是为系统提供各个精确的时钟.然后,在分析了四路E1收发器的工作原理和比较了各类处理器特点的基础上,提出了四路E1收发器的硬件设计,分别介绍了时钟模块、系统接口电路、存储系统模块、四通道E1合成器模块、CPU模块以及时隙交换模块.接着,在研究分析了G.703和G.704等通信协议后,再根据系统要求提出了四路E1收发器的软件设计.先介绍了实时操作系统RTXC,详细阐述了ARM处理器启动代码程序的设计,然后给出了在此操作系统下软件设计的整体结构,分四个任务分别阐述此软件功能,其中详细介绍了信令处理模块、接口中断处理模块、系统运行监测模块和RC消息LC消息处理模块.最后介绍了软件和硬件的调试方法以及设计过程中的调试开发过程,整个系统设计完成后,经过反复调试、测验已达到了预期的效果,现正投入使用中.
上传时间： 2013-04-24
上传用户：梦雨轩膂
遥感图像是深空探测和近地观测所得数据的重要载体，在军事和社会经济生活领域发挥着重要作用。由于遥感图像数据量巨大，它的存储和传输已成为遥感信息应用中的关键问题。图像压缩编码技术能降低图像冗余度，从而减小图像的存储容量和传输带宽，它的研究对于遥感图像应用具有重要的现实意义。CCSDS图像压缩算法是空间数据系统咨询委员会(CCSDS)提出的图像数据压缩算法。该算法复杂度较低，并行性好，适合于硬件实现，能实现对空间数据的实时处理，从而广泛应用于深空探测和近地观测。对于直接关系到军事战略、经济建设等方面的遥感图像的传输，必须对它进行加密处理。AES加密算法是由美国国家标准和技术研究所(NIST)于2000年发布的数据加密标准，它不但能抵抗各种攻击，保证加密数据的安全性，而且易于软件和硬件实现。本论文对CCSDS图像压缩算法和AES加密算法进行了研究，完成的主要工作包括： (1)研究了CCSDS图像压缩算法的原理和结构，用C语言实现了算法的编解码器，并与SPIHT算法和JPEG2000算法的性能进行了比较。 (2)研究了AES加密算法的原理和结构，用C语言实现了算法的加解密器。 (3)介绍了实现CCSDS图像压缩算法和AES加密算法的FPGA设计所选择的软件开发工具、开发语言和硬件开发平台。 (4)给出了CCSDS编码器的FPGA实现方法和实现性能。 (5)给出了AES加密器的FPGA实现方法和实现性能。 本文设计的CCSDS图像压缩和AES加密FPGA系统运用了流水线设计、高速内存设计、模块并行化设计和模块串行化设计等技术，在系统速度和资源面积上取得了较好的平衡，达到了预期的设计目的。
上传时间： 2013-07-15
上传用户：dylutao
设备状态监测技术是计算机科学、测试技术、信号分析与数据处理技术等相结合的一种设备运行信息分析处理方法。将嵌入式计算机技术与数据采集技术及数字信号处理技术结合起来,构成一种体积小、便于携带、易于网络化、造价相对较低,集信号采集、处理、存储和显示为一体的设备具有广泛的应用前景。 本文通过对传统工控监测技术方案以及本项目具体功能和指标的分析,提出了ARM+嵌入式Linux架构的技术方案。采用多个嵌入式设备终端作为监测系统数据的采集终端,然后通过GPRS模块连入Internet,通过Internet上的多台主机作为监控中心,各自运行相应的包括网络管理功能的应用程序,实现监测数据自动、可靠的采集、存储、处理、实时显示及实时数据远程传输,进而实现分布式、网络化和自动化的设备监测系统新模式。 本文首先介绍了嵌入式技术的国内外研发现状。给出了嵌入式监测系统总体设计方案。根据系统的功能和要求的技术指标,在综合比较现有各种嵌入式操作系统的基础上,分析了使用嵌入式Linux操作系统构造嵌入式系统的优点和缺陷,选定了嵌入式Linux操作系统作为本次设计的操作系统；选择了samsung公司基于ARM920T内核的处理器S3C2410X作为嵌入式处理器；简单介绍了S3C2410X的工作模式,并设计了系统的硬件和软件结构方案。 这种基于嵌入式终端的工控监测系统主要由控制中心和嵌入式监测终端两大部分组成。本文所主要涉及的就是该系统中的嵌入式监测终端部分,主要进行了嵌入式监测终端的硬件设计,嵌入式操作系统ARM-Linux的移植,建立交叉编译环境,制作根文件系统,软件部分主要是对驱动程序和终端应用程序的设计与实现进行了研究和介绍。重点介绍并了FPGA设备驱动程序的实现以及应用程序中的液晶显示部分与实数EFT算法以及几种数字信号的平均算法的C语言实现,最后,对本论文进行了总结,并指出了后续工作中需要注意的问题。 基于ARM-Linux的工控监测系统的研制对于监测网络化是一个有益的尝试,它的研制成功将会给工厂带来更大的经济效益。
上传时间： 2013-07-20
上传用户：gjzeus
VLSI(超大规模集成电路)的快速发展，使得FPGA技术得到了迅猛发展，FPGA的快速发展又为实时图像处理在算法、系统结构上带来了新的方法和思路，全景图像处理是实时图像处理中一个崭新的领域，其在视频监视领域内有广泛的应用前景。 本文首先介绍了全景图像处理的发展状况，课题的主要背景、国内外发展现状、课题的研究意义、课题的来源和本文的主要研究工作及论文组织结构。然后在第二章中介绍了FPGA的发展，FPGA/CPLD的特点，并介绍了Cyclone Ⅱ系列FPGA的硬件结构，硬件描述语言，开发工具Quartus Ⅱ以及FPGA开发的一般原则。 文章的重点放在了电路板的设计部分，也就是本文的第三章。在介绍电路设计部分之前首先介绍一些高速数字电路设计中的一些概念、高速数字电路设计中常见问题，并对常见问题给出了一般解决方法。 在FPGA电路板设计部分中，对FPGA电路的设计过程作了详细的说明，其中着重介绍了采用了FBGA封装的EP2C35芯片的电路设计要点，多层电路板设计要点，FPGA供电管脚的处理注意事项，FPGA芯片中PLL模块的设计以及FPGA的配置方法，并给出了作者的设计思路。FPGA供电电源也是电路板设计的要点所在，文章中也着重对其进行了介绍，提及了FPGA电源设计指标要求及电压功耗估计，并根据现有的FPGA电源解决方案提出了设计思路和方法。同时文章中对FPGA芯片外围器件电路包括图像采集显示芯片电路、图像存储电路、USB2.0接口电路的设计做了相应的介绍。最终目的就是为基于FPGA的全景图象处理搭建一个稳定运行的平台。 在第四章中介绍了IC总线控制器的状态机图及信号说明和相应的仿真图。 文章最后给出了FPGA硬件电路的调试结果，验证了设计目的，为进一步的工作打下了良好的基础。
上传时间： 2013-04-24
上传用户：15736969615
本文实现了GPS中频信号处理的整体设计方案。该方案使用Zarlink公司的GP2015射频芯片和FPGA共同搭建硬件系统，用于实现GPS定位功能。其中GP2015芯片作为GPS信号接收前端，FPGA作为系统搭建和算法实现的平台。 首先，针对建立GPS中频数据处理平台的需要，设计了GPS信号接收的射频前端以及LVDS数据传输电路，编写了FPGA传输大量高频数据的VHDL程序，实现了数据的传输及存储。其次，设计PC机的用户界面接口程序，为控制和测试提供了可靠的保障。在此基础上开发了GPS中频数据处理的平台，为研究GPS定位算法提供了硬件基础。 数据捕获和追踪是GPS算法中最耗时的两部分，因此，本设计提出快速精确的数据捕获方法。在分析频域捕获算法的基础上，提出相位差分精确定频的方法，分析其可行性，给出实施方案并与普通串行精确定频算法比较，经过实验，得到了很好的结果。 在研究捕获算法的基础上，本文在FPGA上实现了GPS中频信号的捕获算法。既保证了软件算法的灵活性又利用了硬件工作的实时性，达到了快速捕获的目的。
上传时间： 2013-04-24
上传用户：dengzb84
近年来提出的光突发交换OBS(Optical．Burst Switching)技术，结合了光路交换(OCS)与光分组交换(OPS)的优点，有效支持高突发、高速率的多种业务，成为目前研究的热点和前沿。 本论文围绕国家“863”计划资助课题“光突发交换关键技术和试验系统”，主要涉及两个方面：LOBS边缘节点核心板和光板FPGA的实现方案，重点关注于边缘节点核心板突发包组装算法。 本文第一章首先介绍LOBS网络的背景、架构，分析了LOBS网络的关键技术，然后介绍了本论文后续章节研究的主要内容。 第二章介绍了LOBS边缘节点的总体结构，主要由核心板和光板组成。核心板包括千兆以太网物理层接入芯片，突发包组装FPGA，突发包调度FPGA，SDRAM以及背板驱动芯片($2064)等硬件模块。光板包括$2064，发射FPGA，接收FPGA，光发射机，光接收机，CDR等硬件模块。论文对这些软硬件资源进行了详细介绍，重点关注于各FPGA与其余硬件资源的接口。 第三章阐明了LOBS边缘节点FPGA的具体实现方法，分为核心板突发包组装FPGA和光板FPGA两部分。核心板FPGA对数据和描述信息分别存储，仅对描述信息进行处理，提高了组装效率。在维护突发包信息时，实时查询和更新FEC配置表，保证了对FEE状态表维护的灵活性。在读写SDRAM时都采用整页突发读写模式，对MAC帧整帧一次性写入，读取时采用超前预读模式，对SDRAM内存的使用采取即时申请方式，十分灵活高效。光板FPGA分为发射和接收两个方向，主要是将进入FPGA的数据进行同步后按照指定的格式发送。 第四章总结了论文的主要内容，并对LOBS技术进行展望。本论文组帧算法采用动态组装参数表的方法，可以充分支持各种扩展，包括自适应动态组装算法。
上传时间： 2013-05-26
上传用户：AbuGe
随着集成电路技术的飞速发展，芯片的规模越来越大，集成度越来越高，工作频率越来越快，但是芯片的设计能力却面临巨大的挑战。而IP核的重用则是解决当今芯片设计所面临问题的最有效的解决方法。 MDIO接口模块为以太网接口芯片中MAC层对PHY器件的控制管理接口。随着以太网技术的快速发展以及MAC应用越来越广泛，MDIO接口模块的应用也越来越多，因此将MDIO接口模块设计成可重用的IP核对于以各种太网接口集成芯片的设计具有很重要的作用。 本文详细描述了MDIO接口模块IP核的设计，介绍了该IP核的系统结构以及各个子模块的详细设计方法，对此IP核进行了仿真验证，最后进行了FPGA测试，功能和性能达到了要求，最终通过了IP审核流程并且已成功应用于企业的以太网接口芯片中。
上传时间： 2013-07-20
上传用户：nanfeicui
随着科学技术的发展与公共安全保障需求的提高，视频监控系统在工业生产、日常生活、警备与军事方面的应用越来越广泛。采用基于 FPGA 的SOPC技术、H．264压缩编码技术和网络传输控制技术实现网络视频监控系统，在稳定性、功能、成本与扩展性等方面都有着突出的优势，具有重要的学术意义与实用意义， 本课题所设计的网络视频监控系统由以Nios Ⅱ为核心的嵌入式图像服务器、相关网络设备与若干PC机客户端组成。嵌入式图像服务器实时采集图像，采用H．264 编码算法进行压缩，并持续监听网络。PC机客户端可通过网络对服务器进行远程访问，接收编码数据，使用H．264解码算法重建图像并实时显示，使监控人员有效地掌握现场情况， 在嵌入式图像服务器设计阶段，本文首先进行了芯片选型与开发平台选择。然后构建图像采集子系统，采用双缓存乒乓交换的方法设计图像采集用户自定义模块。接着设计双Nios Ⅱ架构的SOPC系统，阐述了双软核设计中定制连接、内存芯片共享、数据搬移、通信与互斥的解决方法。同时完成了网络服务器的设计，采用μC/OS-Ⅱ进行多任务的管理与调度， H．264视频压缩编解码算法设计与实现是本文的重点。文中首先分析H．264．标准，规划编解码器结构。接着设计了16×16帧内预测算法，并设计宏块扫描方式，采用两次判决策略进行预测模式选择。然后设计4×4子块扫描方式，编写整数变换与量化算法程序。熵编码采用Exp-Golomb编码与CAVLC相结合的方案，针对除拖尾系数之外的非零系数值编码子算法，实现了一种基于表示范围判别的编码方法。最后设计了网络传输的码流组成格式，并针对编码算法设计相应解码算法。使用VC++完成算法验证，并进行测试，观察不同参数下压缩率与失真度的变化。 算法验证完成后，本文进行了PC机客户端设计，使其具有远程访问、H．264解码与实时显示的功能。同时将H．264 编码算法程序移植到NiosⅡ中，并将嵌入式图像服务器与若干客户端接入网络进行联合调试，构建完整的网络视频监控系统， 实验结果表明，本系统视频压缩率高，监控图像质量良好，充分证明了系统软硬件与图像编解码算法设计成功。本系统具有成本低、扩展性好及适用范围广等优点，发展前景十分广阔。
上传时间： 2013-08-03
上传用户：88mao
作为嵌入式系统核心的微处理器，是SOC不可或缺的“心脏”，微处理器的性能直接影响着整个SOC的性能。 与国际先进技术相比，我国在这一领域的研究和开发工作还相当落后，这直接影响到我国信息产业的发展。本着赶超国外先进技术，填补我国在该领域的空白以摆脱受制于国外的目的，我国很多科研单位和公司进行了自己的努力和尝试。经过几年的探索，已经有多种自主知识产权的处理器芯片完成了设计验证并逐渐进入市场化阶段。我国已结束无“芯”的历史，并向设计出更高性能处理器的目标迈进。 艾科创新微电子公司的VEGA处理器，是公司凭借自己的技术力量和科研水平设计出的一款64位高性能RSIC微处理器。该处理器基于MIPSISA构架，采用五级流水线的设计，并且使用了高性能处理器所广泛采用的虚拟内存管理技术。设计过程中采用自上而下的方法，根据其功能将其划分为取指、译码、算术逻辑运算、内存管理、流水线控制和cache控制等几个功能块，使得我们在设计中能够按照其功能和时序要求进行。 本文的首先介绍了MIPS微处理器的特点，通过对MIPS指令集和其五级流水线结构的介绍使得对VEGA的设计有了一个直观的认识。在此基础上提出了VEGA的结构划分以及主要模块的功能。作为采用虚拟内存管理技术的处理器，文章的主要部分介绍了VEGA的虚拟内存管理技术，将VEGA的内存管理单元(MMU)尤其是内部两个翻译后援缓冲(TLB)的设计作为重点给出了流水线处理器设计的方法。结束总体设计并完成仿真后，并不能代表设计的正确性，它还需要我们在实际的硬件平台上进行验证。作为论文的又一重点内容，介绍了我们在VEGA验证过程中使用到的FPGA的主要配置单元，FPGA的设计流程。VEGA的FPGA平台是一完整的计算机系统，我们利用在线调试软件XilinxChipscope对其进行了在线调试，修正其错误。 经过模块设计到最后的FPGA验证，VEGA完成了其逻辑设计，经过综合和布局布线等后端流程，VEGA采用0.18工艺流片后达到120MHz的工作频率，可在其平台上运行Windows-CE和Linux嵌入式操作系统，达到了预计的设计要求。
上传时间： 2013-07-07
上传用户：标点符号
