状态机资料,状态机是FPGA设计的常用方法,资源多多共享,不亦乐乎!
上传时间： 2014-07-19
上传用户：lo25643
主要介绍FPGA设计的指导性原则和具体准则。
上传时间： 2014-01-19
上传用户：大融融rr
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。 偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计数。以此循环下去。这种方法可以实现任意的偶数分频。
上传时间： 2016-06-14
上传用户：wpwpwlxwlx
FPGA视频控制器设计,FED驱动控制系统的研制与FPGA设计
上传时间： 2016-06-21
上传用户：gundamwzc
基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案
上传时间： 2013-12-25
上传用户：dyctj
无线通信FPGA设计matlab、verilog代码
上传时间： 2016-06-23
上传用户：CHENKAI
无线通信FPGA设计 书的附带代码。书中涉及无线通信的各个环节，但是介绍的都不细，而且例程太简单，但是可以做入门学习用。
上传时间： 2013-12-31
上传用户：啊飒飒大师的
FPGA设计的usb接口源程序，欢迎指导
上传时间： 2013-12-20
上传用户：1051290259
分析了MATLAB/Simulink 中DSP Builder 模块库在FPGA 设计中优点， 然后结合FSK 信号的产生原理，给出了如何利用DSP Builder 模块库建立FSK 信号发生器模 型，以及对FSK 信号发生器模型进行算法级仿真和生成VHDL 语言的方法，并在modelsim 中对FSK 信号发生器进行RTL 级仿真，最后介绍了在FPGA 芯片中实现FSK 信号发生器的设 计方法。
标签： Simulink Builder MATLAB FPGA
上传时间： 2013-11-29
上传用户：熊少锋
介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现。采用了状态机和流水线技术，使得在面积和速度上达到最佳优化；添加了输入和输出接口的设计以增强该算法应用的灵活性。各模块均用硬件描述语言实现，最终下载到FPGA芯片Stratix EP1S25F780C5中。
上传时间： 2016-07-01
上传用户：lz4v4
